No abstract

No abstract

.

Розглядається проблема скорочення перебору при побудові повних тестів перевірки цифрових пристроїв, розроблених із використанням надвеликих інтегральних схем. Процес побудови тесту для заданої несправності приводиться до вигляду пошуку термінальної вершини в дереві призначення сигналів. Для скорочення перебору пропонується застосовувати метод сфокусованого пошуку, розроблений як загальнотеоретичний метод пошуку рішення в системах продукційного типу. Описано результати експериментів із комбінаційними схемами. Аннотация: Рассматривается проблема сокращения перебора при построении полных проверяющих тестов для цифровых устройств, разработанных с использованием сверхбольших интегральных схем. Процесс построения теста для заданной неисправности приводится к виду поиска терминальной вершины в дереве назначения сигналов. Для сокращения перебора предлагается применять метод сфокусированного поиска, разработанный как общетеоретический метод поиска решения в системах продукционного типа. Описаны результаты экспериментов с комбинационными схемами.

Рассматривается метод моделирования цифровых схем применительно к решению задачи поиска неисправности, не обнаруживаемой по реакции схемы на заданную входную последовательность сигналов (проверки полноты теста). Метод позволяет строить модели цифровых схем, обладающие лучшими показателями скорости моделирования по сравнению с известными методами. Высокая скорость моделирования достигается за счёт сведения процесса моделирования к операциям поразрядного логического умножения и сложения рабочих полей, в которых содержится вся необходимая информация о сигналах и неисправностях схемы.Ключевые слова: метод моделирования, цифровые схемы, неисправность.