Рассматривается метод моделирования цифровых схем применительно к решению задачи поиска неисправности, не обнаруживаемой по реакции схемы на заданную входную последовательность сигналов (проверки полноты теста). Метод позволяет строить модели цифровых схем, обладающие лучшими показателями скорости моделирования по сравнению с известными методами. Высокая скорость моделирования достигается за счёт сведения процесса моделирования к операциям поразрядного логического умножения и сложения рабочих полей, в которых содержится вся необходимая информация о сигналах и неисправностях схемы.Ключевые слова: метод моделирования, цифровые схемы, неисправность.