A capacitor-less low drop-out voltage regulator for SoC applications

Gupta, Harsh K.; Mishra, Gaurav Kumar; Nidhi, -; Rizvi, Isma; Yadav, Ajeet Kumar

doi:10.1109/iceeot.2016.7755509

Cited by 3 publications

(2 citation statements)

References 7 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Trong đó, g out là điện dẫn tương đương đầu ra của mạch LDO và được xác định như g out = g ds + g L + g β , với β là hệ số Trong trường hợp mạch OCL-LDO chỉ sử dụng tụ bù Miller C C thì đường tín hiệu thông qua C C từ đầu ra của EA đến đầu ra của LDO sẽ tạo thành một điểm không với tần số bằng g mp /C C [16]. Trong đó, g mp là độ hỗ dẫn của bóng bán dẫn công suất, phụ thuộc vào dòng tải (I L ) và kích thước của bóng bán dẫn công suất.…”

Section: Cấu Trúc Và đáP ứNg Tần Số Của Ocl-ldounclassified

Nghiên cứu kỹ thuật bù ổn định cho LDO không sử dụng tụ điện ngoài chip trên công nghệ CMOS

2022

jsthaui

View full text Add to dashboard Cite

Bài báo này trình bày về kỹ thuật bù cho hoạt động ổn định của mạch ổn áp điện áp rơi thấp (Low-dropout Regulator: LDO) không sử dụng tụ điện ngoài chip cho các ứng dụng tất cả hệ thống trên một chip (System-on-Chip: SoC) và các hệ thống nhúng. Dựa trên phân tích về phương pháp bù sử dụng tụ điện Miller và bù sử dụng tụ điện kết hợp với điện trở phản hồi, bài báo đề xuất giải pháp kết hợp hai phương pháp bù này để đạt được độ dự trữ pha (Phase margin: PM) cao và tăng tần số tại hệ số khuếch đại bằng 1 của vòng lặp (Gain-bandwidth: GBW). Phương pháp bù đề xuất giúp giảm thời gian khôi phục (Recovery time) của LDO trong điều kiện chuyển tải và cải thiện tỷ số loại bỏ tạp âm nguồn cung cấp (Power supply rejection ratio: PSRR). Mạch LDO với kỹ thuật bù đề xuất được thiết kế trên công nghệ CMOS 180nm. Kết quả mô phỏng thể hiện rằng mạch có thời gian khôi phục khi thay đổi dòng tải từ 10µA đến 100mA và ngược lại lần lượt là 300ns và 500ns. Tỷ số loại bỏ tạp âm nguồn cung cấp tại 1kHz, 100kHz và 10MHz tương ứng là 58,5dB; 34,2dB và 5,8dB.Từ khóa: Ổn áp điện áp rơi thấp, không có tụ ngoài chip, bù ổn định, thời gian khôi phục.

show abstract

Section: Cấu Trúc Và đáP ứNg Tần Số Của Ocl-ldounclassified

Nghiên cứu kỹ thuật bù ổn định cho LDO không sử dụng tụ điện ngoài chip trên công nghệ CMOS

2022

jsthaui

View full text Add to dashboard Cite

show abstract

“…A simple linear voltage regulator consists of a basic control loop where a negative feedback is compared to an internal reference in order to provide a constant voltage regardless of changes or perturbations in the input voltage, temperature, or load current [16][17][18][19]. Some of voltage regulator are performed in switching configuration [20].…”

Section: Ldo Topologymentioning

confidence: 99%

Design consideration in low dropout voltage regulator for batteryless power management unit

Kamel¹,

Wong²

2019

Bulletin EEI

View full text Add to dashboard Cite

Harvesting energy from ambient Radio Frequency (RF) source is a great deal toward batteryless Internet of Thing (IoT) System on Chip (SoC) application as green technology has become a future interest. However, the harvested energy is unregulated thus it is highly susceptible to noise and cannot be used efficiently. Therefore, a dedicated low noise and high Power Supply Ripple Rejection (PSRR) of Low Dropout (LDO) voltage regulator are needed in the later stages of system development to supply the desired load voltage. Detailed analysis of the noise and PSRR of an LDO is not sufficient. This work presents a design of LDO to generate a regulated output voltage of 1.8V from 3.3V input supply targeted for 120mA load application. The performance of LDO is evaluated and analyzed. The PSRR and noise in LDO have been investigated by applying a low-pass filter. The proposed design achieves the design specification through the simulation results by obtaining 90.85dB of open-loop gain, 76.39º of phase margin and 63.46dB of PSRR respectively. The post-layout simulation shows degradation of gain and maximum load current due to parasitic issue. The measurement of maximum load regulation is dropped to 96mA compared 140mA from post-layout. The proposed LDO is designed using 180nm Silterra CMOS process technology.

show abstract

An Integrated Low Drop Out Regulator with Independent Self Biasing Start Up Circuit

Rolff

Bocholt

Wunderlich

et al. 2018

2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS)

View full text Add to dashboard Cite

A capacitor-less low drop-out voltage regulator for SoC applications

Cited by 3 publications

References 7 publications

Nghiên cứu kỹ thuật bù ổn định cho LDO không sử dụng tụ điện ngoài chip trên công nghệ CMOS

Nghiên cứu kỹ thuật bù ổn định cho LDO không sử dụng tụ điện ngoài chip trên công nghệ CMOS

Design consideration in low dropout voltage regulator for batteryless power management unit

An Integrated Low Drop Out Regulator with Independent Self Biasing Start Up Circuit

Contact Info

Product

Resources

About