A two stage template matching algorithm and its İmplementation on FPGA

Abstract

Özetçe -Bu bildiride işlem yoğunluğu yüksek Şablon Eşleştirme Algoritması için tur sayısını ve işlem yükünü azaltacak iki aşamalı yeni bir algoritma önerilmiştir. Eşleştirme için Farkların Mutlak Değerlerinin Toplamı metodu kullanılmıştır. Geliştirilen bu algoritma, Alan Programlanabilir Kapı Dizisi (FPGA) üzerinde gerçeklenmiştir. Algoritma, FPGA üzerindeki rastgele erişimli bellek öbekleri (Block RAMs) efektif bir şekilde kullanılarak hızlandırılmıştır. Bu sayede, geliştirilen algoritma, İnsanız Hava Aracı (İHA -UAV) görüntülerinde gerçek zamanlı nesne takibi yapabilecek hâle getirilmiştir. Abstract-In this paper, to decrease the computational cost and number of cycles in Template Matching Algorithm, a novel two-stage algorithm is proposed. The Sum of Absolute Differences method is used for matching. The proposed algorithm is implemented on Field-Programmable-Gate-Array (FPGA). The algorithm is accelerated with the effective usage of Block RAMs distributed on FPGA. Thus, the proposed algorithm became fast enough for real time object tracking applications on UAVs.