Checkability of FPGA projects by power-dissipation

Abstract

Системи та технології, № 1 (56), 2018 212 64 УДК 004.315 В. В. Антонюк, старший викладач кафедри комп'ютерних інтелектуальних систем та мереж Одеського національного політехнічного університету М. О. Дрозд, кандидат технічних наук, старший викладач кафедри інформаційних систем Одеського національного політехнічного університету О. В. Дрозд, доктор технічних наук, професор кафедри комп'ютерних інтелектуальних систем та мереж Одеського національного політехнічного університету Л. В. Кабак, кандидат технічних наук, доцент кафедри інформаційних систем та технологій Університету митної справи та фінансів КОНТРОЛЕПРИДАТНІСТЬ FPGA-ПРОЕКТІВ ЗА РОЗСІЮВАНОЮ ПОТУЖНІСТЮ Розглянуто розвиток контролепридатності схем для цифрових компонентів систем критичного застосування. Наголошено на важливості контролепридатності для забезпечення функціональної безпеки систем та їхніх компонентів у частині критичних додатків. Аргументовано потребу подальшого розвитку контролепридатності за межі логічної форми. Запропоновано розвиток контролепридатності цифрових компонентів за ознакою розсіюваної потужності. Отримано формулу для оцінювання контролепридатності схем за розсіюваною потужністю для FPGA-проектів. Проведено експерименти, виконано розрахунки контролепридатності схем за розсіюваною потужністю для матричних помножувачів, що імплементовані в FPGA-проекти.Ключові слова: система критичного застосування; цифровий компонент; FPGA-проект; загальний сигнал; прихована несправність; контролепридатність; розсіювана потужність. Рассмотрено развитие контролепригодности схем для цифровых компонентов систем критического применения. Отмечено важность контролепригодности для обеспечения функциональной безопасности систем и их компонентов в области критических приложений. Аргументована необхо-