Der Entwurf von Schaltnetzen mit NAND/NOR-Gliedern / Methodical aspects of logic design with NAND- and NOR-circuits

Abstract

chungen ergeben sich auch infolge der Toleranzen bei der Herstellung der Masken und der integrierten Schaltung.Hin wie im zweiten Beispiel optimierter 3stufiger l-aus-16-Dccoder wurde mit Meßsonden auf einer Siliziumscheibe untersucht [I]. Bei Zugrundelegung der gemessenen Schwellspannung ließ sich im Rahmen der Meßgenauigkeit keine Abweichung zwischen der gemessenen und der berechneten F.inschaltzeit feststellen. SchlußDas Optimierungsprogramm MINEIN errechnet die minimale Schaltzeit von statischen MOS-Schaltungen bei vorgegebener Verlustleistung und erleichtert die Auswahl der jeweils günstigen Schaltungen. Im Gegensatz zur Simulation mit Netzwerk-Analyseprogrammen braucht keine Bemessung vorgegeben zu werden. Der Rechenzeitbedarf ist um Größenordnungen kleiner, da das Optimum unmittelbar, ohne Bau-elementevariation, gefunden wird. Grundschaltungen, die nur einmalig für jede Herstelltechnologie analysiert werden müssen, ermöglichen die Anwendung des Programms auf unterschiedliche Schaltungen. Literatur(1) Kann, D.