Microelectronic Structures of Arithmetic Logic Unit Components

Nykolaychuk, Yaroslav; Vozna, Nataliіa; Davletova, Alina; Pitukh, Ihor; Zastavnyy, Oleg; Hryha, Volodymyr

doi:10.1109/acit52158.2021.9548512

Cited by 4 publications

(3 citation statements)

References 3 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…In [9][10][11], typical structures of ALUs in supercomputers were given, were corresponding ALU structures, which are served by the data bus without access to the accumulator registers of individual cores.…”

Section: Related Workmentioning

confidence: 99%

Високопродуктивні Компоненти Апаратних Багаторозрядних Спецпроцесорів Сумування Та Перемноження Двійкових Чисел

Николайчук,

Грига,

Возна

et al. 2023

CSIT

View full text Add to dashboard Cite

Акцентована актуальність вирішення проблеми пріоритетного удосконалення функціонально-обчислювальних компонентів мікроелектроніки арифметико-логічних пристроїв (АЛП) сучасних суперкомп’ютерів. Показано, що у структурах АЛП операції типу: порівняння, мультиплексування та додавання впливає на граничну продуктивність АЛП. Обгрунтовано, що математичні операції додавання, накопичення сум, перемноження та ділення є визначальними для забезпечення гранично високої швидкодії векторних та скалярних комп’ютерів. Метою роботи є розробка нових алгоритмів обчислень та мікроелектронних структур співпроцесорів багаторозрядних АЛП, які характеризуються гранично мінімаксними параметрами швидкодії, апаратної та структурної складності. Такі високопродуктивні співпроцесори широко застосовуються у якості компонентів АЛП при реалізації алгоритмічно-складних обчислень статистичного, кореляційного, спектрального, кластерного та ентропійного аналізу. Максимально-швидкодіючі співпроцесори перемноження та накопичення цифрових даних з властивостями криптозахисту телекомунікаційних каналів, ефективно застосовуються в умовах військових операцій та сучасного інформаційного фронту. Наприклад, у безпілотних літальних апаратів, наземних пускових установках та процесорах систем протиповітряної оборони. Викладені пріоритетні напрямки покращення системних характеристик мікроелектронних компонентів процесорів АЛП векторних та скалярних суперкомп’ютерів. Систематизовані структури комбінаційних та синхронізованих однорозрядних двійкових суматорів з характеристиками мінімальної апаратної складності та максимальної швидкодії. Викладені теоретичні основи бінарної двійкової арифметики. Запропонована нова структура високопродуктивного матричного перемножувача згідно алгоритму Бута, який характеризується підвищеною швидкодією у порівнянні з відомими структурами. Обгрунтовані перспективні напрямки подальшого розвитку та покращення базових характеристик досліджуваного класу компонентів обчислювальної техніки.

show abstract

Section: Related Workmentioning

confidence: 99%

Високопродуктивні Компоненти Апаратних Багаторозрядних Спецпроцесорів Сумування Та Перемноження Двійкових Чисел

Николайчук,

Грига,

Возна

et al. 2023

CSIT

View full text Add to dashboard Cite

show abstract

“…-linear (cascade) without structural branches [4,[7][8][9][10][11][12][13]; -accumulating adders with memory [4,5,12]; -pyramidal multi-bit adders [14][15][16]; -adders with accelerated transfers [4,6,14,16]; -vertically organized binary adders [3,4].…”

Section: Introductionmentioning

confidence: 99%

“…At the same time, the possibilities of improving structural solutions and improving of the system characteristics of single-bit and multi-bit adders according to various criteria of complexity and speed have not yet been fully exhausted [15,16].…”

Section: Introductionmentioning

confidence: 99%

Design and Synthesis of Multi-Bit Binary Adders on FPGA

Hryha,

Mandzyuk,

Kohut

et al. 2023

Theoretical and Applied Aspects of Device Development on Microcontrollers and FPGAs 2023

View full text Add to dashboard Cite

Fields of application and main classes of multibit binary adders (MBAs) are outlined. The well-known structures of cascade, parallel-serial and pyramidal multi-bit adders are analyzed and their system characteristics are determined when classical single-bit components are used. A comparison of the system characteristics of the MBA using the new single-bit components of full and partial adders is carried out. MBA structures were developed using hardware description languages, and their simulation and synthesis on FPGA was performed.

show abstract