RECOPS: Reconfiguring Programmable Devices for Military Hardware Electronics

Manet, Philippe; Maufroid, Daniel; Tosi, Leonardo; Ciano, Marco Di; Mulertt, Olivier; Gabriel, Y.; Legat, Jean-Didier; Aulagnier, Denis; Gamrat, Christian; Liberati, Raffaele; Barba, Vincenzo

doi:10.1109/date.2007.364423

Cited by 2 publications

(3 citation statements)

References 3 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Therefore, it can be concluded that reconfigurable computing is a trade-off between general-purpose computing and application-specific computing because it tries to achieve a balance among performance, cost, power, flexibility, and design effort. Reconfigurable computing has enhanced the performance of applications in a large variety of domains, including embedded systems [57], SoCs [79], digital signal processing (DSP) [91], image processing [61,84,92], network security [37], bioinformatics [39,47], supercomputing [51,72,49,56,63], Boolean SATisfiability (SAT) [82,20], spacecrafts [48], and military applications [76]. It can be said that reconfigurable computing will widely, pervasively, and gradually impact human lives.…”

Section: Reconfigurable Computingmentioning

confidence: 99%

Enabling OpenMP task parallelism on Multi-FPGAs

Santos Nepomuceno

View full text Add to dashboard Cite

Os aceleradores de hardware baseados em FPGA têm recebido uma crescente atenção nos últimos anos. Um dos principais motivos para isso é que seus recursos reconfiguráveis facilitam a adaptação do acelerador a diferentes tipos de cargas de trabalho. Em alguns casos, os aceleradores baseados em FPGA fornecem maior desempenho computacional e eficiência energética. Foi relatado que o offload para FPGA alcança um melhor desempenho quando comparado GPUs e CPUs para algumas aplicações, como Fast Fourier Transform. Esse desempenho pode ser ainda maior se conectarmos vários FPGAs criando um cluster Multi-FPGA. No entanto, programar esses sistemas heterogêneos é um empreendimento desafiador que ainda requer esforços de pesquisa e desenvolvimento para torná-lo realmente simples. O modelo de programação baseado em tarefas OpenMP é uma boa escolha para programar sistemas Multi-FPGA Heterogêneos. Isso advém da capacidade deste modelo de expor um grau mais alto de paralelismo que combina: (a) offload de computação para aceleradores; (b) dependências explícitas de dados; e (c) definição das regiões de código para cada dispositivo específico. Com base nisso, o trabalho desta tese estende a infraestrutura LLVM/OpenMP existente, bem como propõe uma plataforma de hardware para ajudar o programador a expressar facilmente o offload e o uso de IP-cores disponíveis em um código binário reconfigurável pré-existente (bitstream). Para isto, foi utilizada uma metodologia de co-design, que implementa a arquitetura de hardware e software em paralelo. No lado do software, duas modificações principais foram feitas na implementação do OpenMP: (a) construir um plugin VC709 na biblioteca libomptarget; e (b) modificar o algoritmo de tempo de execução que gerencia o grafo de tarefas. No lado do hardware, foi criada uma infraestrutura baseada no Target Reference Design (TRD) da placa Xilinx VC709. As principais contribuições desta tese são: (a) um novo plugin Clang/LLVM que entende placas FPGA como dispositivos OpenMP, e usa a diretiva OpenMP declare variant para especificar IPs-cores de hardware; (b) Um mecanismo baseado na dependência de tarefa OpenMP e no modelo de transferência de computação que permite a comunicação transparente de IPs-cores em uma arquitetura Multi-FPGA; (c) Uma arquitetura em hardware, baseada no Target Reference Design da placa VC709, capaz de executar tarefas OpenMP utilizando preexistentes IP-cores; (d) Um modelo de programação baseado em paralelismo de tarefas OpenMP, que torna simples mover dados entre FPGAs, CPUs ou outros dispositivos de aceleração (por exemplo, GPUs), e que permite ao programador usar um único modelo de programação para executar sua aplicação em uma verdadeira arquitetura heterogênea. Resultados experimentais para um conjunto de aplicações de stencil em OpenMP que executaram em uma plataforma Multi-FPGA com 6 placas Xilinx VC709 interconectadas através de links de fibra ótica, mostraram acelerações quase lineares conforme o número de FPGAs e IP-cores por FPGA aumenta.

show abstract

Section: Reconfigurable Computingmentioning

confidence: 99%

Enabling OpenMP task parallelism on Multi-FPGAs

Santos Nepomuceno

View full text Add to dashboard Cite

show abstract

“…Alguns exemplos de aplicações de SDR podem ser achados em controle de funções de sistemas de automóveis (6), nas aplicações militares como o RECOPS (7), nas aplicações de robótica (8), nos sistemas de comunicações como o RECATS (9), nas aplicações de processamento de sinais e vídeo (10), nas aplicações de precisão aritmética (11), em plataformas para o desenvolvimento de sistemas digitais (12), para citar só alguns. A Figura 5 ilustra como exemplo o SDR usado em sistemas de automóveis implementado em um SoPC.…”

Section: Introductionunclassified

“…A reconfiguração do FPGA pode ser feita do seu interior por intermédio de lógica específica, por um processador hard core como o Power-PC ou um soft core como o MicroBlaze 7. Dos dispositivos VirtexII-Pro o único que não tem embutido nenhum Power-PC é o XC2VP2.…”

unclassified

Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos.

Jara¹,

Andrés²

View full text Add to dashboard Cite

Ao professor Dr. Wang Jiang Chau, pela oportunidade de ser o seu orientando, por todo o aprendizado neste tempo e pela sua sincera preocupação por minha pessoa.Aos meus pais, por sempre terem lutado por mim. Todo o que eu sou e o que eu serei é por eles, são minha motivação.À minha tia Margot e aos seus filhos, pelo carinho sincero e preocupação por mim.À família Dulanto-Brescia, pela sincera preocupação e apoio à minha pessoa.Ao Julio Saldaña, por ter me acolhido nos meus dois primeiros meses no São Paulo.Aos professores da PUC do Peru (PUCP), Dr. Gustavo Kato, Dr. Carlos Silva e Eng.Andrés Flores, pelas suas recomendações para o ingresso na USP. Aos amigos do Grupo de Microeletrônica da PUCP (GuE), especialmente ao meu amigo e colega da turma 2002-II, Jorge Lagos, que me incentivou a pertencer ao GuE. Veja Jorge, você traçou a linha da minha vida profissional. Ao Dr. Marius Strum e aos demais colegas do GSEIS pelo aprendizado e vivência. Aos amigos da USP, peruanos, brasileiros e colombianos, especialmente a Dante Coaquira, Joel Muñoz, Jonas Gomes Filho e Hugo Hernández. A todos os meus familiares e aos amigos do Peru, da escola, do bairro, da PUCP (Ceprepuc, Turma 2002-II, GuE, Telecomunicações e Área Elétrica) que me deram suas amostras de carinho e solidariedade nos momentos difíceis. Nunca esquecerei os seus e-mails, mensagens pelo msn e suas chamadas por telefone. Ao Peru por ser minha pátria e ao Brasil por ter me acolhido. Ao MCT/CNPq, pelo apoio financeiro, para a realização deste trabalho Só tenho para oferecer sangue, trabalho árduo, lágrimas e suor (Winston Churchill) os scripts da metodologia Early Access da Xilinx para gerar o SDR de forma automática. Palavras-chave: Reconfiguração dinâmica. Sistemas dinamicamente reconfiguráveis. DRFPGAs. Microeletrônica. Metodologias de Projeto. CAD para DRFPGAs.Chaveamento dinâmico de circuitos. Redes intra-chip.

show abstract

RECOPS: Reconfiguring Programmable Devices for Military Hardware Electronics

Cited by 2 publications

References 3 publications

Enabling OpenMP task parallelism on Multi-FPGAs

Enabling OpenMP task parallelism on Multi-FPGAs

Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos.

Contact Info

Product

Resources

About