Research and Partial analysis of overhead of a partition model for a Partially Reconfigurable hardware in a data-driven machine - chicflow

Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico

“…Sua característica principal é acelerar o tempo de execução de programas escritos em LPAN, do inglês, High Level Languages, em particular nas partes mais intensas de processamento. Isso é feito por meio da implementação dessas partes de código diretamente em hardware reconfigurável -utilizando a tecnologia FPGA -aproveitando ao máximo o paralelismo considerado natural do modelo a fluxo de dados e as características do hardware parcialmente reconfigurável [Souza Junior et al, 2010;Astolfi & Silva, 2007;Silva & Marques, 2006;Silva, 2006].…”

“…• O tempo necessário para reconfiguração de módulos pode ser proibitivo para o projeto [Souza Junior et al, 2010].…”

“…O modelo proposto permite uma quantidade arbitrária de PRRs, desde que o FPGA utilizado seja capaz de comporta-las. Um estudo foi feito com o intuito de dimensionar de modo ótimo o tamanho das PRRs [Souza Junior et al, 2010]. Os aspectos considerados foram tamanho da área, tempo de reconfiguração e quantidade de lógica reconfigurada.…”

“…O cálculo do tempo de reconfiguração foi feito utilizando a Equação 3.1. Os valores para T ppc→hwicap e T hwicap→cm utilizados foram os mesmos utilizados em [Souza Junior et al, 2010].…”

“…A ferramenta ChipCflow, em desenvolvimento desde o início de 2006, trata-se de um projeto de arquitetura baseada em fluxo de dados dinâmico, implementado em hardware parcialmente reconfigurável. Com o objetivo de acelerar programas escritos na linguagem C, por meio da execução direta em hardware, beneficia-se do paralelismo natural do modelo baseado em fluxo de dados, além do desempenho e versatilidade do hardware parcialmente reconfigurável [Silva & Marques, 2006;Silva, 2006;Lopes et al, 2006;Astolfi & Silva, 2007;Souza Junior et al, 2010].…”