Handbook of Signal Processing Systems 2018
DOI: 10.1007/978-3-319-91734-4_26
|View full text |Cite
|
Sign up to set email alerts
|

Systolic Arrays

Help me understand this report

Search citation statements

Order By: Relevance

Paper Sections

Select...
1

Citation Types

0
0
0
1

Year Published

2023
2023
2023
2023

Publication Types

Select...
1
1

Relationship

0
2

Authors

Journals

citations
Cited by 2 publications
(1 citation statement)
references
References 23 publications
0
0
0
1
Order By: Relevance
“…Эти конфигурации представлены в классе темпоральных архитектур [119]. Специализированные конфигурации PE для ускорителей DNN включают архитектуры Very Long Instruction Word (VLIW) и Decoupled Access/Execute, а также систолические массивы [196] Таблица 5. Методы ускорения реализации нейронных сетей…”
Section: специфика Fpga и Asicunclassified
“…Эти конфигурации представлены в классе темпоральных архитектур [119]. Специализированные конфигурации PE для ускорителей DNN включают архитектуры Very Long Instruction Word (VLIW) и Decoupled Access/Execute, а также систолические массивы [196] Таблица 5. Методы ускорения реализации нейронных сетей…”
Section: специфика Fpga и Asicunclassified