A bit level area aware cache-based architecture for memory repairs

Abstract

In this paper an architecture for memory Built-In Self-Repair (BISR) is presented. The proposed scheme utilises a multiple bank cache-like memory for repairing defective bits and is a heavily modified version of a previously studied architecture that repaired at the word level, while the proposed repairs at the bit level. This scheme achieves high repair ratios at high defect densities with small overheads. The two architectures are compared on their footprint by means of an area approximation analysis. The proposed modified scheme shows significant area savings (greater than 4 times) while retaining the same high repairability qualities as its predecessor.

Τεχνικές Αντιμετώπισης Μεταβατικών Και Μόνιμων Σφαλμάτων Σε Στοιχεία Μνήμης Στις Σύγχρονες Νανομετρικές Τεχνολογίες

“…Με βάση μια στατιστική ανάλυση που παρουσιάζεται, αποδεικνύεται ότι μπορεί να επιτευχθεί ∼100% επιδιόρθωση με τη χρήση της τεχνικής αυτής. Στο [150] γίνεται μια πρώτη προσπάθεια από τους συγγραφείς να μειώσουν την επιβάρυνση σε επιφάνεια του προτεινόμενου κυκλώματος BISR μειώνοντας το επίπεδο λεπτομέρειας της διόρθωσης στο επίπεδο του bit.…”

“…Στο κεφάλαιο αυτό, βασιζόμενοι στις BISR αρχιτεκτονικές που παρουσιάστηκαν στα [149,150], προτείνουμε ένα παραμετρικό σχήμα BISR. Με τον όρο παραμετρικό δηλώνεται η ικανότητα του σχήματος να λειτουργεί για διαφορετικά επίπεδα διόρθωσης της λέξης, η οποία κατατέμνεται ανάλογα.…”