A low voltage high speed DCVSL based ring oscillator

Priyanka, .; Singh, Alok Kumar

doi:10.1109/indicon.2015.7443623

Cited by 3 publications

(2 citation statements)

References 14 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Differential Cascode Voltage Switch Logic (DCVSL) [6] is a static style which is beneficial from circuit delay, layout density, logic flexibility, and power consumption. The DCVSL has been employed to develop various circuits for fault tolerance [7], ternary logic [8], micro pipelining [9], delay cell [10], ring oscillator [11], capacitor neutralization [12], and so forth. It is well known that static logic styles suffer from high power consumption when output switches its logic state, a situation which worsens with increasing clock frequencies.…”

Section: Introductionmentioning

confidence: 99%

On Improving the Performance of Dynamic DCVSL Circuits

Bajpai

Pandey

Gupta

et al. 2017

Journal of Electrical and Computer Engineering

View full text Add to dashboard Cite

This contribution aims at improving the performance of Dynamic Differential Cascode Voltage Switch Logic (Dy-DCVSL) and Enhanced Dynamic Differential Cascode Voltage Switch Logic (EDCVSL) and suggests three architectures for the same. The first architecture uses transmission gates (TG) to reduce the logic tree depth and width, which results in speed improvement. As leakage is a dominant issue in lower technology nodes, the second architecture is proposed by adapting the leakage control technique (LECTOR) in Dy-DCVSL and EDCVSL. The third proposed architecture combines features of both the first and the second architectures. The operation of the proposed architectures has been verified through extensive simulations with different CMOS submicron technology nodes (90 nm, 65 nm, and 45 nm). The delay of the gates based on the first architecture remains almost the same for different functionalities. It is also observed that Dy-DCVSL gates are 1.6 to 1.4 times faster than their conventional counterpart. The gates based on the second architecture show a maximum of 74.3% leakage power reduction. Also, it is observed that the percentage of reduction in leakage power increases with technology scaling. Lastly, the gates based on the third architecture achieve similar leakage power reduction values to the second one but are not able to exhibit the same speed advantage as achieved with the first architecture.

show abstract

Section: Introductionmentioning

confidence: 99%

On Improving the Performance of Dynamic DCVSL Circuits

Bajpai

Pandey

Gupta

et al. 2017

Journal of Electrical and Computer Engineering

View full text Add to dashboard Cite

show abstract

“…Além da natureza diferencial, que elimina o ruído em modo comum, o DCVSL oferece pequenas capacitâncias parasitas na entrada da porta e nos nós de saída, reduzindo assim seu consumo de energia estática. Além disso, consome menos espaço em circuitos complexos compartilhando transistores comuns de ambas as saídas [121]. Outras vantagens são o baixo ruído de fase, baixa potência e boa linearidade de sintonia.…”

Section: Análise Da Estrutura Em Anelunclassified

Oscilador controlado Por tensão com estrutura em anel, com critérios de confiabilidade aos efeitos da radiação

Pinto¹

View full text Add to dashboard Cite

AgradecimentosA Deus, por zelar e me abençoar a todo momento. Não há nada no mundo que compra os sonhos de um cristão justo e temente a Deus.Aos meus pais, que mesmo distantes nunca deixaram de acreditar e incentivar. À minha amada esposa, pela sua paciência, apoio, ajuda, encorajamento e carinho. Do mesmo modo ao meu amor maior, minha filha, pois todo esforço e suor é pensando na sua beatitude. Estendo também minha gratidão aos meus irmãos pela eterna torcida e estímulo.Ao entusiasta e orientador Professor Yuzo Iano, o qual depositou sua confiança em minha pessoa. E tem sido uma fonte de inspiração e motivação para a minha pesquisa. Serei eternamente grato pela sua precisa orientação, apoio e boa vontade durante esses anos. Ao longo de disciplinas, reuniões e pesquisas; bem como pelos ensinamentos e filosofias de vida, as quais levarei comigo. Gratifico da mesma forma o Professor Dr. Leandro Tiago Manera pelo seu valioso conhecimento compartilhado, apontamentos e comentários úteis durante a minha pesquisa, que têm sido um fomento vital para o resultado final deste trabalho.Aos colegas do laboratório de comunicações visuais (LCV), especialmente ao Tenente Leandro Lima Barbosa, ao Paulo Eduardo dos Reis Cardoso e ao Hermes José Loschi pelo suporte sempre que preciso na parte burocrática, e ao meritório Dr. Julio León Ruiz pelo socorro e assessoria em relação ao LaTeX, e pelas sugestões como Mendeley, que no decorrer desta caminhada foram de enorme serventia.Ao CTI Renato Archer, o qual me permitiu poder labutar e perscrutar este VCO no tempo em que estive alocado no projeto CITAR, e por conseguinte ao CNPq/CAPES pelo impulso financeiro. Aos colegas do projeto pelo conhecimento, companheirismo e camaradagem compartilhados no decorrer desses anos. E por fim, não menos importante ao Mestre Raphael Ronald Noal Souza, por ser esse tutor incansável de todas horas, ao não medir esforços pra auxiliar e ajudar seja na pesquisa, com a revisão de papers ou até mesmo com o software SPICE, sem seu auxílio esta caminhada teria sido bem mais árdua.A todos meus sinceros agradecimentos."Retendo a palavra da vida, para que no dia de Cristo possa gloriar-me de não ter corrido nem trabalhado em vão" (Filipenses 2-4) ResumoEste trabalho apresenta um Oscilador Controlado por Tensão (VCO) com estrutura em anel, usando tecnologia CMOS DARE -UMC 180 nanômetros. O oscilador apresentado será utilizado em um PLL (Phase Locked Loop), que tem como finalidade principal gerar o clock de um sistema digital (baseado no protocolo Spa-ceWire, o qual é um padrão baseado, em parte, no padrão IEEE 1355 de comunicações, com emprego em links e redes de alta velocidade para uso espaciais, facilitando a interconexão). Este oscilador é composto por uma arquitetura diferencial com um número ímpar de células de atraso. Utilizou-se técnicas de projetos para "endurecer" o circuito, a fim de minimizar os efeitos da radiação ionizante, em especial quanto a ocorrência de efeitos de eventos singulares (SEE) e atingir uma elevada estabilidade no ambiente hostil. A a...

show abstract

A voltage-controlled ring oscillator based on an FGMOS transistor

Sharroush

2017

Microelectronics Journal

View full text Add to dashboard Cite

A low voltage high speed DCVSL based ring oscillator

Cited by 3 publications

References 14 publications

On Improving the Performance of Dynamic DCVSL Circuits

On Improving the Performance of Dynamic DCVSL Circuits

Oscilador controlado Por tensão com estrutura em anel, com critérios de confiabilidade aos efeitos da radiação

A voltage-controlled ring oscillator based on an FGMOS transistor

Contact Info

Product

Resources

About