A Modular Coprocessor Architecture for Embedded Real-Time Image and Video Signal Processing

Flatt, Holger; Hesselbarth, Sebastian; Flugel, S.; Pirsch, P.

doi:10.1007/978-3-540-73625-7_26

Cited by 9 publications

(4 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Die Module Histogrammerstellung und Histogrammglättung kommunizieren über einen internen SRAM-basierten Dual-Port-Histogrammspeicher. Der externe Datenaustausch mit dem System-on-Chip erfolgt dabei über einen 128-Bit-Systembus (Flatt et al, 2007). Die resultierende Architektur ist in Abb.…”

Section: Integrationunclassified

“…Zur Evaluation wurde die VHDL-Implementierung der Hardware-Architektur zur Histogramm-basierten Winkelauswertung in die modulare Coprozessor-Architektur von Flatt et al (2007Flatt et al ( , 2008Flatt et al ( , 2009a integriert, die in Abb. 7 dargestellt ist.…”

Section: Ergebnisseunclassified

“…Der Vergleichswert bildet ein Ähnlichkeitsmaß bezüglich zweier Bilder. Der Aufwand für eine Hardware-Implementierung ist gering (Flatt et al, 2007), jedoch ist eine große Menge an Vergleichsdaten notwendig, um eine akzeptable Erkennungsleistung zu erhalten. Daher ist auch hier ein hoher Gesamtrechenaufwand erforderlich.…”

Section: Introductionunclassified

See 2 more Smart Citations

Hardware-Abbildung eines videobasierten Verfahrens zur echtzeitfähigen Auswertung von Winkelhistogrammen auf eine modulare Coprozessor-Architektur

et al. 2010

View full text Add to dashboard Cite

Abstract. Dieser Beitrag behandelt die Abbildung eines videobasierten Verfahrens zur echtzeitfähigen Auswertung von Winkelhistogrammen auf eine modulare Coprozessor-Architektur. Die Architektur besteht aus mehreren dedizierten Recheneinheiten zur parallelen Verarbeitung rechenintensiver Bildverarbeitungsverfahren und ist mit einem RISC-Prozessor verbunden. Eine konfigurierbare Architekturerweiterung um eine Recheneinheit zur Auswertung von Winkelhistogrammen von Objekten ermöglicht in Verbindung mit dem RISC eine echtzeitfähige Klassifikation. Je nach Konfiguration sind für die Architekturerweiterung auf einem Xilinx Virtex-5-FPGA zwischen 3300 und 12 000 Lookup-Tables erforderlich. Bei einer Taktfrequenz von 100 MHz können unabhängig von der Bildauflösung pro Einzelbild in einem 25-Hz-Videodatenstrom bis zu 100 Objekte der Größe 256×256 Pixel analysiert werden. This paper presents the mapping of a video-based approach for real-time evaluation of angular histograms on a modular coprocessor architecture. The architecture comprises several dedicated processing elements for parallel processing of computation-intensive image processing tasks and is coupled with a RISC processor. A configurable architecture extension, especially a processing element for evaluating angular histograms of objects in conjunction with a RISC processor, provides a real-time classification. Depending on the configuration of the architecture extension, 3 300 to 12 000 look-up tables are required for a Xilinx Virtex-5 FPGA implementation. Running at a clock frequency of 100 MHz and independently of the image resolution per frame, 100 objects of size 256×256 pixels are analyzed in a 25 Hz video stream by the architecture.

show abstract

Section: Integrationunclassified

Section: Ergebnisseunclassified

See 1 more Smart Citation

Hardware-Abbildung eines videobasierten Verfahrens zur echtzeitfähigen Auswertung von Winkelhistogrammen auf eine modulare Coprozessor-Architektur

et al. 2010

View full text Add to dashboard Cite

show abstract

“…The first application of RNS was in the search of prime numbers. Nowadays implementations of RNS can be found in anti-aircraft systems [4], neural computations [1], real-time signal processing (pattern recognition) [5], cryptography [6]. Modular arithmetic (MA) is effective for processing large data flows (with several hundreds or thousands bits) [7].…”

Section: Introductionmentioning

confidence: 99%

Efficient Hardware Operations for the Residue Number System by Boolean Minimization

Gorodecky

Villa

2019

Advanced Boolean Techniques

View full text Add to dashboard Cite

Residue number systems (RNS) represent numbers by their remainders modulo a set of relatively prime numbers. This paper proposes an efficient hardware implementation of modular multiplication and of the modulo function (X(mod P )), based on Boolean minimization. We report experiments showing a performance advantage up to 30 times for our approach vs. the results obtained by state-of-art industrial tools.

show abstract

Two-Operand Modular Multiplication to Small Bit Ranges

Gorodecky

Sousa

2023

Advanced Boolean Techniques

View full text Add to dashboard Cite

A Modular Coprocessor Architecture for Embedded Real-Time Image and Video Signal Processing

Cited by 9 publications

References 8 publications

Hardware-Abbildung eines videobasierten Verfahrens zur echtzeitfähigen Auswertung von Winkelhistogrammen auf eine modulare Coprozessor-Architektur

Hardware-Abbildung eines videobasierten Verfahrens zur echtzeitfähigen Auswertung von Winkelhistogrammen auf eine modulare Coprozessor-Architektur

Efficient Hardware Operations for the Residue Number System by Boolean Minimization

Two-Operand Modular Multiplication to Small Bit Ranges

Contact Info

Product

Resources

About