Analysis of Current Mirrors with Asymmetric Self-Cascode Association of SOI MOSFETs through SPICE Simulations

Abstract

In this paper the performance of different architectures of current mirrors implemented with single SOI transistors and self-cascode transistors, both symmetric and asymmetric is evaluated. A comparison of current mirrors figures of merit, looking for the advantages of the asymmetric composite structure in relation to a single SOI MOSFETs and the symmetric self-cascode transistor is performed. This analysis has been carried out through analytical simulations, using common-source, Cascode and Wilson current mirrors architectures. It is shown that asymmetric configuration can provide larger output resistance even in the common-source current mirror than other architectures with conventional single transistors.

Aplicação de transistores SOI sem junções em espelhos de corrente de diferentes arquiteturas

“…No caso dos espelhos de corrente que funcionam em cascata (Cascode e Wilson), o empilhamento de transistores gera um aumento significativo da resistência de saída desses blocos em relação aos espelhos de corrente fonte comum [66], o que melhora o desempenho dessas fontes de corrente. Nesse sentido, a resistência de saída dos espelhos de corrente Cascode e Wilson pode assumir valores que atingem até cem vezes a resistência de saída de um espelho de corrente de fonte comum [70]. Sendo assim, a resistência de saída DC pode ser calculada para qualquer bloco de espelho de corrente da Figura 16 através da equação 9, onde Vout é a tensão de saída, Iout é a corrente de saída e Rout é a resistência DC do estágio de saída de qualquer espelho de corrente da Figura 16 [52].…”