Array Processors Designed with VHDL for Solution of Linear Equation Systems Implemented in a FPGA

Abstract

This paper presents a parallel array of processors implemented in a Field Programmable Gate Array (FPGA) for the solution of linear equation systems. The solution is performed using the division-free Gaussian elimination method. This algorithm was implemented in integrated processors in a FPGA Spartan 3 of Xilinx. A top-down design was used. The architecture modules were designed in VHDL language and simulated using the ModelSim 6.3f software. The proposed architecture can handle IEEE 754 single and double precision floating-point data and the architecture is implemented in 240 identical processors. Also, an algorithmic complexity of O(n 2 ) was obtained using a n 2 processor scheme that performs the solution of the linear equations.

Towards cognitive artificial intelligence device: an intelligent processor based on human thinking emulation

“…DoC of each observation time is stored to be fused with the next inferencing if the DoC at this point cannot recognize the observed phenomenon. The components of a cognitive processor that are designed are based on OM-ASSA2010 formula which becomes the algorithm of To implement this equation into hardware, we had to form a series of systolic arrays [21][22][23], with the matrix equation as shown in (4), and it becomes the basis for forming a dependence graph to determine the cognitive processor component as shown in Figure 3. From this dependence graph, the cognitive processor elements are depicted in Figure 4.…”

Architecture design for a multi-sensor information fusion processor

“…Why uses systolic array architecture? Because the design of systolic array architecture meets the requirements of the reconfigurable design [13]. So in the future, if the system will be developed to receive information from a more complex sensor system, it does not require more component resources.…”

Implementação em hardware reconfigurável de operadores matriciais para solução numérica de sistemas lineares

“…Uma exceção é a proposta apresentada em[82] na qual uma arquitetura é proposta usando uma representação em ponto utuante com dupla precisão e usando memórias externas para alcançar os requisitos propostos.Entretanto, nesse trabalho não foi apresentado um estudo em termos da precisão tendo em conta o aumento nas dimensões da matriz, ocultando a importância de levar em consideração a propagação do erro quando se trabalha com matrizes.No contexto dos sistemas lineares, existem poucos trabalhos que podem resolver sistemas de equações lineares, e ainda menos propostas capazes de lidar com sistemas de grande porte. Em[88] e[89], os autores apresentam uma proposta para resolver um sistema linear de equações sem o uso da operação de divisão, chamada de division-free parallel architecture (DFPA), a qual é capaz de lidar com sistemas grandes (cerca de 96 equações). Entretanto, os resultados sobre análises da propagação do erro, tendo em conta a variação na dimensionalidade dos sistemas envolvidos, não foram apresentados.Resumindo, pode-se ver na tabela 3.1 as diferentes implementações feitas em FPGAs com diferentes métodos propostos na literatura para resolver sistemas de equações lineares.…”