Comparative Simulation Analysis of Process Parameter Variations in 20 nm Triangular FinFET

Abstract

Technology scaling below 22 nm has brought several detrimental effects such as increased short channel effects (SCEs) and leakage currents. In deep submicron technology further scaling in gate length and oxide thickness can be achieved by changing the device structure of MOSFET. For 10–30 nm channel length multigate MOSFETs have been considered as most promising devices and FinFETs are the leading multigate MOSFET devices. Process parameters can be varied to obtain the desired performance of the FinFET device. In this paper, evaluation of on-off current ratio (Ion/Ioff), subthreshold swing (SS) and Drain Induced Barrier Lowering (DIBL) for different process parameters, that is, doping concentration (1015/cm3 to 1018/cm3), oxide thickness (0.5 nm and 1 nm), and fin height (10 nm to 40 nm), has been presented for 20 nm triangular FinFET device. Density gradient model used in design simulation incorporates the considerable quantum effects and provides more practical environment for device simulation. Simulation result shows that fin shape has great impact on FinFET performance and triangular fin shape leads to reduction in leakage current and SCEs. Comparative analysis of simulation results has been investigated to observe the impact of process parameters on the performance of designed FinFET.

Modelling and mitigation of single-event upset in CMOS voltage-controlled oscillator

“…A radiation hardened NOT gate can be designed that can reduce the radiation impact to a considerable amount. In this method the NOT gate is designed in such a manner that decreases the impact of any short change in current through the circuit [23][24][25]. A schematic diagram and layout designed in Cadence Virtuoso for radiation hardened NOT gate is shown in figure 10.…”

Влияние формы плавника и толщины скрытого оксидного слоя на DIBL-эффект в FinFET-транзисторе, изготовленном по технологии "кремний на изоляторе"

“…Вместе с тем направленные изменения геометрии и структуры транзистора могут улучшить ККЭ. Поэтому с этим в последнее время проводится много исследований, связанных с моделированием влияния параметров наномасштабных МОП-транзисторов на ККЭ, в частности на DIBL-эффект в FinFET-транзисторах [4][5][6][7][8][9]. Так, в работах [4,7] моделировалось влияние расширения стоковых (истоковых) областей на DIBL.…”

“…Показано, что расширение областей стока и истока влияет на DIBL-эффект, который при прочих одинаковых параметрах заметно выше для расширения 60 nm, чем для расширения 160 nm [4]. В работах [5,6] рассматривалось влияние концентрации легирования подложки, толщины подзатворного оксидного слоя и различных соотношений линейных размеров плавника на ККЭ. Показано, что наименьшие ККЭ проявляются для треугольного сечения плавника [5] и при соотношении высоты плавника к ширине, меньшем 3 [6].…”

“…В работах [5,6] рассматривалось влияние концентрации легирования подложки, толщины подзатворного оксидного слоя и различных соотношений линейных размеров плавника на ККЭ. Показано, что наименьшие ККЭ проявляются для треугольного сечения плавника [5] и при соотношении высоты плавника к ширине, меньшем 3 [6]. Моделируются также более сложные формы плавника [8,9].…”

“…DIBL-эффект монотонно увеличивается с ростом толщины скрытого оксидного слоя T box и достигает насыщения при значениях, больших 80 nm. Во всем диапазоне изменения T box наименьшие значения DIBL-эффекта проявляются для треугольного сечения, что согласуется с результатами работ [5,[16][17][18].…”