Delay Uncertainty Reduction by Gate Splitting

Abstract

Traditional timing-variation reduction techniques are only able to decrease gate delay variation by incurring a delay overhead. In this brief, we propose a novel and effective splittingbased variation reduction technique for gates. We developed a new tool called Timing Uncertainty Reduction by Gate Splitting (TURGS), which reduces the timing variations of a circuit and presents little delay overhead at the primary output. Our experimental results show that TURGS achieves up to 20% improvement in timing variation for gates.

Κυκλώματα Αριθμητικής Υπολοίπων Με Χαμηλή Κατανάλωση Και Ανοχή Σε Διακυμάνσεις Παραμέτρων

“…Για το λόγο αυτό η λύση που δόθηκε είναι η χρήση της στατιστικής ανάλυσης της καθυστέρησης SSTA (statistical time analysis) για την επίτευξη υψηλής τιµής για την απόδοση χρονισµού Ι. Κουρέτας ◭ ♦ ◮ και για αξιόπιστη ανάλυση και ϐελτίωση των κυκλωµάτων. Την τελευταία δεκαετία για την αντιµετώπιση της διακύµανσης των παραµέτρων έχουν προταθεί πολλές µέθοδοι SSTA [87,88,[88][89][90][91][92][93][94][95][96][97][98][99][100][101][102]. Σύµφωνα µε την SSTA οι καθυστερήσεις αντιµετωπίζονται ως τυχαίες µεταβλητές οι οποίες χαρακτηρίζονται από συγκεκριµένη συνάρτηση πυκνότητας πιθανότητας (PDF).…”

“…Η εργασία [117] προσφέρει µια γενική µεθοδολογία για την αντιµετώπιση της διακύµανσης στην καθυστέρηση. Μια ενδιαφέρουσα ιδέα περιγράφεται στη µελέτη [88] όπου για τη µείωση της διακύµανσης στην καθυστέρηση πραγµατοποιείται ένα είδος χρήσης διπλού αριθµού πυλών σε σηµεία που είναι πιθανά να προκαλέσουν µεγάλες διαταραχές στη διακύµανση.…”