Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos.

Abstract

Ao professor Dr. Wang Jiang Chau, pela oportunidade de ser o seu orientando, por todo o aprendizado neste tempo e pela sua sincera preocupação por minha pessoa.Aos meus pais, por sempre terem lutado por mim. Todo o que eu sou e o que eu serei é por eles, são minha motivação.À minha tia Margot e aos seus filhos, pelo carinho sincero e preocupação por mim.À família Dulanto-Brescia, pela sincera preocupação e apoio à minha pessoa.Ao Julio Saldaña, por ter me acolhido nos meus dois primeiros meses no São Paulo.Aos professores da PUC do Peru (PUCP), Dr. Gustavo Kato, Dr. Carlos Silva e Eng.Andrés Flores, pelas suas recomendações para o ingresso na USP. Aos amigos do Grupo de Microeletrônica da PUCP (GuE), especialmente ao meu amigo e colega da turma 2002-II, Jorge Lagos, que me incentivou a pertencer ao GuE. Veja Jorge, você traçou a linha da minha vida profissional. Ao Dr. Marius Strum e aos demais colegas do GSEIS pelo aprendizado e vivência. Aos amigos da USP, peruanos, brasileiros e colombianos, especialmente a Dante Coaquira, Joel Muñoz, Jonas Gomes Filho e Hugo Hernández. A todos os meus familiares e aos amigos do Peru, da escola, do bairro, da PUCP (Ceprepuc, Turma 2002-II, GuE, Telecomunicações e Área Elétrica) que me deram suas amostras de carinho e solidariedade nos momentos difíceis. Nunca esquecerei os seus e-mails, mensagens pelo msn e suas chamadas por telefone. Ao Peru por ser minha pátria e ao Brasil por ter me acolhido. Ao MCT/CNPq, pelo apoio financeiro, para a realização deste trabalho Só tenho para oferecer sangue, trabalho árduo, lágrimas e suor (Winston Churchill) os scripts da metodologia Early Access da Xilinx para gerar o SDR de forma automática. Palavras-chave: Reconfiguração dinâmica. Sistemas dinamicamente reconfiguráveis. DRFPGAs. Microeletrônica. Metodologias de Projeto. CAD para DRFPGAs.Chaveamento dinâmico de circuitos. Redes intra-chip.