Resumo-Este trabalho tem como objetivo apresentar a implementação de um algoritmo de processamento digital de sinais em um FPGA (Field-Programmable Gate Array) utilizando a placa de desenvolvimento Altera DE0. O algoritmo implementado é o de filtro digital do tipo Resposta ao Impulso Finita (FIR -Finite Impulse Response), mais especificamente um filtro sinc-janelado, cujo protótipo baseia-se em uma função sinc no domínio do tempo, com o intuito de obter uma próxima do ideal, retangular no domínio da frequência. Para tornar o filtro realizável e ao mesmo tempo eficiente, essa função sinc é multiplicada por uma função de janela propriamente escolhida para prover resultados de interesse tanto no domínio do tempo, quanto no domínio da frequência, o que inclui a análise da Interferência Inter-Simbólica (ISI -Intersymbol Interference) e Emissão Fora de Banda (OOBE -Out-Of-Band Emission). O filtro implementado pode ser utilizado na Modulação por Divisão Ortogonal de Frequência Filtrada (F-OFDM -Filtered Orthogonal Frequency-Division Multiplexing), uma tecnologia candidata a ser utilizada nas redes de comunicações móveis de quinta geração (5G), e consiste basicamente na aplicação de filtros nas sub-bandas do sistema OFDM convencional.