Hardware Accelerated Rician Denoise Algorithm for High Performance Magnetic Resonance Imaging

Sotiriou-Xanthopoulos, Efstathios; Xydis, Sotirios; Siozios, Kostas; Economakos, George; Soudris, Dimitrios

doi:10.4108/icst.mobihealth.2014.257361

Cited by 3 publications

(1 citation statement)

References 0 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Στο Σχήμα 5.5α απεικονίζεται η δομή του συστήματος αφαίρεσης θορύβου πολλών συνεπεξεργαστών υλικού. Περισσότερη ανάλυση της αρχιτεκτονικής αυτής παρατίθεται στο [71]. Σε κάθε προσπέλαση κάθε συνεπεξεργαστής αφαιρεί το θόρυβο ενός εικονοστοιχείου λαμβάνοντας υπόψιν εξαρτήσεις δεδομένων, για τις οποίες απαιτείται ένας κύβος 5 × 5 × 5 εικονοστοιχείων με κέντρο το εικονοστοιχείο προς επεξεργασία.…”

Section: μαθηματικό υπόβαθροunclassified

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

Xanthopoulos¹,

Ξανθόπουλος²

View full text Add to dashboard Cite

Η αυξανόμενη πολυπλοκότητα σχεδίασης των σύγχρονων ενσωματωμένων συστημάτων και η ανάγκη για αύξηση της ταχύτητας με ταυτόχρονη μείωση της κατανάλωσης ενέργειας έχουν οδηγήσει σε νέες τεχνικές σχεδιασμού, οι οποίες αφενός στοχεύουν στη γεφύρωση του χάσματος μεταξύ της σχεδιαστικής πολυπλοκότητας και της παραγωγικότητας του σχεδιαστή, αφετέρου διευκολύνουν την εύρεση βέλτιστων σχεδιαστικών λύσεων. Στην πρώτη κατηγορία, η Εικονική Προτυποποίηση επιτρέπει τη μοντελοποίηση και προσομοίωση του υπό σχεδιασμό συστήματος, χωρίς την ανάγκη συσκευών υλικού, σε πολλαπλά επίπεδα αφαίρεσης, όπου παραλείπονται αρχιτεκτονικές λεπτομέρειες για τη μείωση της πολυπλοκότητας. Στη δεύτερη κατηγορία, η αυτοματοποιημένη Εξερεύνηση Χώρου Σχεδιασμού χρησιμοποιεί αλγορίθμους, οι οποίοι στοχεύουν στην εύρεση βέλτιστων σχεδιαστικών λύσεων, αποφεύγοντας τη χρονοβόρα (και πολλές φορές αδύνατη) εξαντλητική εξερεύνηση του χώρου σχεδιασμού. Ωστόσο λόγω της ανάγκης για ταχύτερη εικονική προτυποποίηση καθώς και της ύπαρξης νέων αρχιτεκτονικών για ετερογενή συστήματα και μέσα διασύνδεσης των αρχιτεκτονικών στοιχείων απαιτώνται αποδοτικότερες τεχνικές προσομοίωσης ή/και συν-προσομοίωσης με άλλα περιβάλλοντα αλλά και μεθοδολογίες εξερεύνησης χώρων σχεδιασμού αυξημένης πολυπλοκότητας. Προς την κατεύθυνση αυτή στόχος της παρούσας διδακτορικής διατριβής είναι (α) η πρόταση αποδοτικών τεχνικών προσομοίωσης που κυρίως στοχεύουν στην ταχύτερη αλλά και ακριβή αξιολόγηση του συστήματος, υποστηρίζοντας επίσης την συν-προσομοίωση με άλλες πλατφόρμες, και (β) η παρουσίαση διαδικασιών εξερεύνησης για χώρους σχεδιασμού αυξημένης πολυπλοκότητας, οι οποίες ανταποκρίνονται στις σχεδιαστικές ανάγκες των σύγχρονων συστημάτων. Στην πρώτη περίπτωση, μία από τις προτεινόμενες τεχνικές προσομοίωσης εισηγείται την αποφυγή μη παραγωγικών φάσεων της προσομοίωσης, ώστε να μη σπαταλάται πολύτιμος χρόνος κατά την αξιολόγηση του συστήματος. Μία ακόμη τεχνική ταχείας προσομοίωσης είναι η ταυτόχρονη αξιολόγηση πολλών σχεδιαστικών λύσεων κατά τη διάρκεια μίας προσομοίωσης παρέχοντας αυξημένη παραλληλοποίηση κατά τη διάρκεια της διαδικασίας εξερεύνησης. Επίσης η παρουσίαση τεχνικών συν-προσομοίωσης με τον υπολογιστή υποδοχής ή/και πλατφόρμα πραγματικού υλικού δίνει ακόμη περισσότερες δυνατότητες αποδοτικής προτυποποίησης του συστήματος. Στις παραπάνω τεχνικές σημαντική είναι η ακριβής προσομοίωση του συστήματος ακόμα και σε ανώτερα επίπεδα αφαίρεσης. Προς την κατεύθυνση αυτή οι συνεπεξεργαστές υλικού χαρακτηρίζονται ως προς την καθυστέρηση, το μέγεθος και την ισχύ μέσω Σύνθεσης Υψηλού Επιπέδου, ενώ εισάγεται και μία τεχνική χαρακτηρισμού ισχύος για Κεντρικές Μονάδες Επεξεργασίας, χωρίς να απαιτώνται οι πλήρεις αρχιτεκτονικές λεπτομέρειες των επεξεργαστών. Στη δεύτερη περίπτωση προτείνεται μία μεθοδολογία εξερεύνησης για ετερογενή συστήματα πολλαπλών συνεπεξεργαστών υλικού, η οποία εφαρμόζει διαφορετική διαμόρφωση για κάθε συνεπεξεργαστή ανάλογα με τις υπολογιστικές του ανάγκες. Επειδή όμως η πολυπλοκότητα σχεδιασμού αυξάνεται εκθετικά, η προτεινόμενη μεθοδολογία χρησιμοποιεί τεχνικές για τη μείωση του χώρου σχεδιασμού στοχεύοντας στην εύρεση ποιοτικότερων σχεδιαστικών λύσεων. Παρόμοια μεθοδολογία εξερεύνησης προτείνεται και για την αποδοτική εξερεύνηση Ιεραρχικών Συστημάτων-σε-Ψηφίδα, δηλαδή δίκτυα των οποίων οι κόμβοι είναι υπο-δίκτυα, καθένα από τα οποία έχει διαφορετική διαμόρφωση ανάλογα με τις επικοινωνιακές ανάγκες του. Και σε αυτή την περίπτωση ο αυξημένος χώρος σχεδιασμού μειώνεται για το σχεδιασμό αποδοτικότερων δικτύων. Τέλος παρουσιάζεται μία διαδικασία εξερεύνησης και υλοποίησης για ετερογενή τρισδιάστατα Δίκτυα-σε-Ψηφίδα, τα οποία χρησιμοποιούν ένα μείγμα από δισδιάστατους και τρισδιάστατους δρομολογητές. Κατά τη διαδικασία αυτή αποφασίζεται το ποιες κάθετες συνδέσεις μεταξύ των επιπέδων θα αφαιρεθούν, καθώς και το πώς τα στοιχεία του τελικού συστήματος θα τοποθετηθούν στα επίπεδα της τρισδιάστατης ψηφίδας. Και στις δύο αποφάσεις απαίτηση είναι η βελτίωση της ταχύτητας και η μείωση της κατανάλωσης ισχύος. Η αποδοτικότητα των προτεινόμενων μεθοδολογιών μελετάται μέσω ποιοτικών και ποσοτικών συγκρίσεων με τυπικές τεχνικές προσομοίωσης και εξερεύνησης, με τη χρήση πλήρως ανεπτυγμένων αλγορίθμων τόσο για πολυμέσα και επεξεργασία ψηφιακού σήματος όσο και για ιατρικές εφαρμογές. Σε κάθε περίπτωση οι προτεινόμενες μεθοδολογίες αποτελούν μία σημαντική συνεισφορά στον τομέα του αποδοτικού σχεδιασμού σύγχρονων ενσωματωμένων συστημάτων.

show abstract

Section: μαθηματικό υπόβαθροunclassified

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

Xanthopoulos¹,

Ξανθόπουλος²

View full text Add to dashboard Cite

show abstract

A virtual platform for exploring hierarchical interconnection for many-accelerator systems

Sotiriou-Xanthopoulos

Xydis

Siozios

et al. 2015

2015 International Conference on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS)

View full text Add to dashboard Cite

A Framework for Interconnection-Aware Domain-Specific Many-Accelerator Synthesis

Sotiriou-Xanthopoulos

Xydis

Siozios

et al. 2016

ACM Trans. Embed. Comput. Syst.

View full text Add to dashboard Cite

Many-accelerator Systems-on-Chip (SoC) have recently emerged as a promising platform paradigm that combines parallelization with heterogeneity, in order to cover the increasing demands for high performance and energy efficiency. To exploit the full potential of many-accelerator systems, automated design verification and analysis frameworks are required, targeted to both computational and interconnection optimization. Accurate simulation of interconnection schemes should use real stimuli, which are produced from fully functional nodes, requiring the prototyping of the processing elements and memories of the many-accelerator system. In this article, we argue that the Hierarchical Network-on-Chip (HNoC) scheme forms a very promising solution for many-accelerator systems in terms of scalability and data-congestion minimization. We present a parameterizable SystemC prototyping framework for HNoCs, targeted to domain-specific many-accelerator systems. The framework supports the prototyping of processing elements, memory modules, and underlying interconnection infrastructure, while it provides an API for their easy integration to the HNoC. Finally, it enables holistic system simulation using real node data. Using as a case study a many-accelerator system of an MRI pipeline, an analysis on the proposed framework is presented to demonstrate the impact of the system parameters on the system. Through extensive experimental analysis, we show the superiority of HNoC schemes in comparison to typical interconnection architectures. Finally, we show that, adopting the proposed many-accelerator design flow, significant performance improvements are achieved, from 1.2 × up to 26 × , as compared to a x86 software implementation of the MRI pipeline.

show abstract

Hardware Accelerated Rician Denoise Algorithm for High Performance Magnetic Resonance Imaging

Cited by 3 publications

References 0 publications

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

Μεθοδολογίες Ταχείας Εικονικής Προτυποποίησης Και Αυτοματοποιημένης Εξερεύνησης Χώρου Σχεδιασμού Για Συστήματα Πολλαπλών Συνεπεξεργαστών Υλικού

A virtual platform for exploring hierarchical interconnection for many-accelerator systems

A Framework for Interconnection-Aware Domain-Specific Many-Accelerator Synthesis

Contact Info

Product

Resources

About