High performance reconfigurable computing for numerical simulation and deep learning

Gan, Lin; Yuan, Ming; Yang, Jinzhe; Zhao, Wenlai; Luk, Wayne; Yang, Guangwen

doi:10.1007/s42514-020-00032-x

Cited by 5 publications

(2 citation statements)

References 64 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…De acordo com (Gan et al 2020), devido à flexibilidade de seus recursos de configuração em chip, as plataformas de computação reconfiguráveis, como as FPGAs, são capazes de obter tempos de solução e eficiência energética superiores em comparação aos processadores de propósito geral. Essas plataformas têm sido amplamente adotadas em diversas aplicações importantes, desde o processamento numérico tradicional até os sistemas emergentes de aprendizado profundo.…”

Section: Desenvolvimentos Recentesunclassified

Aprendizado de Máquina e Computação de Alto Desempenho

Binelo

Padoin

2023

Minicursos Da XXIII Escola Regional De Alto Desempenho Da Região Sul

View full text Add to dashboard Cite

Section: Desenvolvimentos Recentesunclassified

Aprendizado de Máquina e Computação de Alto Desempenho

Binelo

Padoin

2023

Minicursos Da XXIII Escola Regional De Alto Desempenho Da Região Sul

View full text Add to dashboard Cite

“…Therefore, it can be concluded that reconfigurable computing is a trade-off between general-purpose computing and application-specific computing because it tries to achieve a balance among performance, cost, power, flexibility, and design effort. Reconfigurable computing has enhanced the performance of applications in a large variety of domains, including embedded systems [57], SoCs [79], digital signal processing (DSP) [91], image processing [61,84,92], network security [37], bioinformatics [39,47], supercomputing [51,72,49,56,63], Boolean SATisfiability (SAT) [82,20], spacecrafts [48], and military applications [76]. It can be said that reconfigurable computing will widely, pervasively, and gradually impact human lives.…”

Section: Reconfigurable Computingmentioning

confidence: 99%

Enabling OpenMP task parallelism on Multi-FPGAs

Santos Nepomuceno

View full text Add to dashboard Cite

Os aceleradores de hardware baseados em FPGA têm recebido uma crescente atenção nos últimos anos. Um dos principais motivos para isso é que seus recursos reconfiguráveis facilitam a adaptação do acelerador a diferentes tipos de cargas de trabalho. Em alguns casos, os aceleradores baseados em FPGA fornecem maior desempenho computacional e eficiência energética. Foi relatado que o offload para FPGA alcança um melhor desempenho quando comparado GPUs e CPUs para algumas aplicações, como Fast Fourier Transform. Esse desempenho pode ser ainda maior se conectarmos vários FPGAs criando um cluster Multi-FPGA. No entanto, programar esses sistemas heterogêneos é um empreendimento desafiador que ainda requer esforços de pesquisa e desenvolvimento para torná-lo realmente simples. O modelo de programação baseado em tarefas OpenMP é uma boa escolha para programar sistemas Multi-FPGA Heterogêneos. Isso advém da capacidade deste modelo de expor um grau mais alto de paralelismo que combina: (a) offload de computação para aceleradores; (b) dependências explícitas de dados; e (c) definição das regiões de código para cada dispositivo específico. Com base nisso, o trabalho desta tese estende a infraestrutura LLVM/OpenMP existente, bem como propõe uma plataforma de hardware para ajudar o programador a expressar facilmente o offload e o uso de IP-cores disponíveis em um código binário reconfigurável pré-existente (bitstream). Para isto, foi utilizada uma metodologia de co-design, que implementa a arquitetura de hardware e software em paralelo. No lado do software, duas modificações principais foram feitas na implementação do OpenMP: (a) construir um plugin VC709 na biblioteca libomptarget; e (b) modificar o algoritmo de tempo de execução que gerencia o grafo de tarefas. No lado do hardware, foi criada uma infraestrutura baseada no Target Reference Design (TRD) da placa Xilinx VC709. As principais contribuições desta tese são: (a) um novo plugin Clang/LLVM que entende placas FPGA como dispositivos OpenMP, e usa a diretiva OpenMP declare variant para especificar IPs-cores de hardware; (b) Um mecanismo baseado na dependência de tarefa OpenMP e no modelo de transferência de computação que permite a comunicação transparente de IPs-cores em uma arquitetura Multi-FPGA; (c) Uma arquitetura em hardware, baseada no Target Reference Design da placa VC709, capaz de executar tarefas OpenMP utilizando preexistentes IP-cores; (d) Um modelo de programação baseado em paralelismo de tarefas OpenMP, que torna simples mover dados entre FPGAs, CPUs ou outros dispositivos de aceleração (por exemplo, GPUs), e que permite ao programador usar um único modelo de programação para executar sua aplicação em uma verdadeira arquitetura heterogênea. Resultados experimentais para um conjunto de aplicações de stencil em OpenMP que executaram em uma plataforma Multi-FPGA com 6 placas Xilinx VC709 interconectadas através de links de fibra ótica, mostraram acelerações quase lineares conforme o número de FPGAs e IP-cores por FPGA aumenta.

show abstract

A Large-Scale Application Mapping in Reconfigurable Hardware Using Deep Graph Convolutional Network

Mohtavipour

Shahhoseini

2020

2020 10th International Conference on Computer and Knowledge Engineering (ICCKE)

View full text Add to dashboard Cite

High performance reconfigurable computing for numerical simulation and deep learning

Cited by 5 publications

References 64 publications

Aprendizado de Máquina e Computação de Alto Desempenho

Aprendizado de Máquina e Computação de Alto Desempenho

Enabling OpenMP task parallelism on Multi-FPGAs

A Large-Scale Application Mapping in Reconfigurable Hardware Using Deep Graph Convolutional Network

Contact Info

Product

Resources

About