High performance RISC microprocessors

Choquette, Jack; Gupta, Meghana; McCarthy, D.; Veenstra, Jack E.

doi:10.1109/40.782567

Cited by 4 publications

(3 citation statements)

References 1 publication

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…We provide two-address versions of instructions that frequently have a source register the same as the destination register. 5. We re-encode some common instruction sequences as a single instruction.…”

Section: Mips-hat Compression Techniquesmentioning

confidence: 99%

See 1 more Smart Citation

Heads and tails

Pan¹,

Asanović²

2001

Proceedings of the International Conference on Compilers, Architecture, and Synthesis for Embedded Systems - CASES '01

View full text Add to dashboard Cite

Existing variable-length instruction formats provide higher code densities than fixed-length formats, but are ill-suited to pipelined or parallel instruction fetch and decode. This paper presents a new variable-length instruction format that supports parallel fetch and decode of multiple instructions per cycle, allowing both high code density and rapid execution for high-performance embedded processors. In contrast to earlier schemes that store compressed variable-length instructions in main memory then expand them into fixedlength in-cache formats, the new format is suitable for direct execution from the instruction cache, thereby increasing effective cache capacity and reducing cache power. The new head-and-tails (HAT) format splits each instruction into a fixed-length head and a variable-length tail, and packs heads and tails in separate sections within a larger fixed-length instruction bundle. The heads can be easily fetched and decoded in parallel as they are a fixed distance apart in the instruction stream, while the variable-length tails provide improved code density. A conventional MIPS RISC instruction set is re-encoded in a variable-length HAT scheme, and achieves an average static code compression ratio of 75% and a dynamic fetch ratio (new-bits-fetched/old-bits-fetched) of 75%.

show abstract

Section: Mips-hat Compression Techniquesmentioning

confidence: 99%

“…Although embedded processors have traditionally had simple single-issue pipelines, newer designs have deeper pipelines or superscalar issue [5,16,19] to meet higher performance requirements. Fixed-length ISAs reduce the complexity of pipelined and superscalar fetch and decode, but incur a significant code size penalty.…”

Section: Introductionmentioning

confidence: 99%

Heads and tails

Pan¹,

Asanović²

2001

Proceedings of the International Conference on Compilers, Architecture, and Synthesis for Embedded Systems - CASES '01

View full text Add to dashboard Cite

show abstract

“…Χρησιμοποιήθηκαν τρεις διαφορετικές διαμορφώσεις επεξεργαστών για το προτεινόμενο σύστημα, οι 1x, 2xo και 4xo. Για τη διαμόρφωση 1x θεωρήθηκε ένας επεξεργαστής ARM9, για τη 2xo ένας ενσωματωμένος υπερβαθμωτός επεξεργαστής εκτός σειράς με έκδοση 2 εντολών/κύκλο της εταιρίας SandCraft[21,42], ενώ για τη διαμόρφωση 4xo αντί για εκτός σειράς πυρήνα 4 εντολών/κύκλο θεωρήσαμε έναν επεξεργαστή μεγάλου μήκους λέξης (VLIW) της Trimedia[107].Η πρώτη στήλη του πίνακα αναφέρει το σύστημα Java, η δεύτερη το δείκτη ECM/MHz, και η τρίτη τους βαθμούς ECM για την ονομαστική συχνότητα του πυρήνα. Η συχνότητα αυτή αναφέρεται στην τέταρτη στήλη.…”

unclassified

Σχεδίαση και αποδοτική υλοποίηση της εικονικής μηχανής Java για πολυμεσικές εφαρμογές

Σιδερής¹

View full text Add to dashboard Cite

Απαγορεύεται η αντιγραφή, αποθήκευση και διανομή της παρούσας εργασίας, εξ ολοκλήρου ή τμήματος αυτής, για εμπορικό σκοπό. Επιτρέπεται η ανατύπωση, αποθήκευση και διανομή για σκοπό μη κερδοσκοπικό, εκπαιδευτικής ή ερευνητικής φύσης, υπό την προϋπόθεση να αναφέρεται η πηγή προέλευσης και να διατηρείται το παρόν μήνυμα. Ερωτήματα που αφορούν τη χρήση της εργασίας για κερδοσκοπικό σκοπό πρέπει να απευθύνονται προς τον συγγραφέα.Οι απόψεις και τα συμπεράσματα που περιέχονται σε αυτό το έγγραφο εκφράζουν τον συγγραφέα και δεν πρέπει να ερμηνευθεί ότι αντιπροσωπεύουν τις επίσημες θέσεις του Εθνικού Μετσόβιου Πολυτεχνείου.

show abstract