Mapping Parameterized Cyclo-static Dataflow Graphs onto Configurable Hardware

Abstract

In recent years, parameterized dataflow has evolved as a useful framework for modeling synchronous and cyclo-static graphs in which arbitrary parameters can be changed dynamically. Parameterized dataflow has proven to have significant expressive power for managing dynamics of DSP applications in important ways. However, efficient hardware synthesis techniques for parameterized datafow representations are lacking. This paper addresses this void; specifically, the paper investigates efficient field programmable gate array (FPGA)-based implementation of parameterized cyclostatic dataflow (PCSDF) graphs. We develop a scheduling technique for throughputconstrained minimization of dataflow buffering requirements when mapping PCSDF representations of DSP applications onto FPGAs. The proposed scheduling technique is integrated with an existing formal schedule model, called the generalized schedule tree, to reduce schedule cost. To demonstrate our new, hardware-oriented PCSDF scheduling technique, we have designed a real-time base station emulator prototype based on a subset of long-term evolution (LTE), which is a key cellular standard.

Dataflow Modeling for Reconfigurable Signal Processing Systems

“…Further details on this application, and specification using the parameterized dataflow meta-model, can be found in [50] Compile-time and light-weight runtime scheduling technique for executing πSDF and PSDF graphs, are presented in Section 3. Combination of the parameterized dataflow semantics and the CSDF MoC is studied in [32] for the design of software-defined radio applications.…”

Automatic Configurable Hardware Code Generation for Software-Defined Radios

“…IP integration requires the IP synthesis files, such as vhd files, Xilinx IP configuration files, or netlist files to meet the requirements for predefined rules for integrating the hardware models. LabView supports FPGA code generation from SDF models and other SDF-extended models which include Homogeneous Synchronous Dataflow (HSDF) [12], Cyclo-Static Dataflow (CSDF) [33], Parameterized Static Dataflow (PSDF) [34] and Parameterized Cyclo-Static Dataflow (PCSDF) [35]. Furthermore, LabView supports FPGA design using an SDF model with access patterns (SDF-AP).…”

Ο Νοηματικός Μετασχηματισμός Ως Τεχνική Υλοποίησης Συναρτησιακών Γλωσσών Προγραμματισμού

“…Η κομψότητα της σημασιολογίας των συναρτησιακών γλωσσών έχει συνδυαστεί αρκετές φορές με τεχνικές υλοποίησης σε χαμηλό επίπεδο: έχουν υπάρξει αρκετές προσπάθειες υλοποίησης συναρτησιακών γλωσσών σε υλικό [10,24,32,37,68,100,106,111,139,189,192,202,251,261,263,296] ενώ ιδέες του συναρτησιακού προγραμματισμού έχουν ενσωματωθεί σε γλώσσες περιγραφής υλικού (hardware description languages) [187,195,211,256,258]. Επιπλέον, η διάδοση του επαναδιαμορφώσιμου υλικού (reconfigurable hardware), όπως τα FPGA, προσφέρει νέες επιλογές για τη μεταγλώττιση προγραμμάτων σε υλικό (hardware compilation), για γλώσσες υψηλού επιπέδου [90,109,162,247,257], και ειδικά για γλώσσες ροής δεδομένων [43,44,92,120,141,246,259,272,280,304]. Σε αυτό το πλαίσιο, ο γενικευμένος νοηματικός μετασχηματισμός προτείνει μια νέα κατεύθυνση για τη μετατροπή μη αυστηρών συναρτησιακών προγραμμάτων σε υλικό, με βάση το μοντέλο ροής δεδομένων με ετικέτες.…”