Methodology to separate channel conductions of two level vertically stacked SOI nanowire MOSFETs

Abstract

This work proposes a new method for dissociating both channel conductions of two levels vertically stacked inversion mode nanowires (NWs) composed by a Gate-All-Around (GAA) level on top of an Ω-gate level. The proposed methodology is based on experimental measurements of the total drain current (IDS) varying the back gate bias (VB), aiming the extraction of carriers' mobility of each level separately. The methodology consists of three main steps and accounts for VB influence on mobility. The behavior of non-stacked Ω-gate NWs are also discussed varying VB through experimental measurements and tridimensional numerical simulations in order to sustain proposed expressions of mobility dependence on VB for the bottom level of the stacked structure. Lower mobility was obtained for GAA in comparison to Ω-gate. The procedure was validated for a wide range of VB and up to 150°C. Similar temperature dependence of mobility was observed for both Ω-gate and GAA levels.

Efeitos da aplicação de técnicas de aprimoramento de desempenho em transistores SOI CMOS de tecnologias totalmente depletadas promissoras

“…Figura 20 -Simulação da mobilidade em função das cargas de inversão para transistores de porta tripla tipo n com tensões de substrato de ±2V para diferentes mecanismos de espalhamento Por fim, novas aplicações para polarização de substrato têm sido desenvolvidas a fim de se obter as contribuições das interfaces de topo e laterais para a mobilidade separadamente em transistores de múltiplas portas (DUPRÉ et al, 2009), com a dissociação dos canais sendo alcançada por uma técnica utilizando tensão de substrato. Posteriormente também foi criada uma metodologia para separação dos canais de condução em nanofios transistores MOS empilhados (PAZ et al, 2018b), onde os níveis de mobilidade de cada nível são individualizados, devido à influência de VB no transistor do nível inferior não ser observada no nível superior.…”