Plain: Ferramenta para Desenvolvimento de Aceleradores para Overlays em FPGA na Nuvem em Tempo de Execução

Abstract

Os FPGAs oferecem eficiência energética para o desenvolvimento de aceleradores para fluxo de dados na Nuvem. Porém, existem vários desafios para popularizar seu uso. Dentre eles, podemos citar o tempo de compilação (que pode demorar horas) e conhecimento de hardware para uso adequado de linguagens de síntese de alto nível. Recentemente, a ferramenta READY possibilitou a redução do tempo de compilação e configuração para microsegundos. O ambiente foi validado na plataforma em nuvem HARP 2 da Intel/Altera. Apesar da integração com a Linguagem C++ para o desenvolvimento das aplicações, o acelerador é descrito de forma textual como um grafo. Neste trabalho é apresentado a extensão PLAIN, que inclui uma interface online gráfica para descrição dos aceleradores, a automatização do fluxo de projeto, dois níveis de simulação e um nível de execução. A ferramenta também mostra estatísticas de desempenho e permite criação de novos operadores para exploração do espaço de projeto.

Fast flow cloud: A stream dataflow framework for cloud FPGA accelerator overlays at runtime

“…We have validated our previous work 9,10 in an HARPv2 academic environment. We propose extending these earlier works by targeting AWS F1 reconfigurable hardware-based accelerators, AWS provides a better infrastructure to developers and high-level users, while HARPv2 focuses on research.…”

“…Nowadays, commercial cloud computing datacenters include FPGAs such as Amazon Web Services (AWS), Huawei cloud, and Alibaba cloud. We have validated our previous work 9,10 in an HARPv2 academic environment. We propose extending these earlier works by targeting AWS F1 instances, a commercial cloud service.…”

“…PLAIN 10 introduces a graphical interface based on Cytoscape JS, 23 which is a JavaScript library that allows visualization/manipulation of graphs.…”

“…Therefore, FPGAs provide new energy‐efficient opportunities to design dataflow accelerators. This work extends READY 9 and Plain 10 tools and provides a step forward in the widespread adoption of FPGAs by attacking, at the same time, the programmability, compilation time, and hardware knowledge challenges. READY achieves a reduction of compilation time in the range of microseconds by using a CGRA overlay and a high‐level interface targeting the Intel/Altera HARPv2 FPGA cloud platform.…”

“…Finally, READY automates the entire project flow, being transparent to the programmer. The Plain 10 tool simplifies, even more, the design flow by adding a browser‐based visual graphical to READY.…”