The method to improvement of structures of quick-actions one-digit and multiple-bit binary adders

Abstract

Запропоновано методи удосконалення структур швидкодіючих однорозрядних та багаторозрядних двійкових суматорів із гранично високою швидкодією та мінімальною апаратною складністю. Запропоновано спрощення структури логічного елемента "Виключаюче АБО" реалізацією на основі логічного елемента "Виключаюче І" та удосконалені структури однорозрядних неповних суматорів на основі логічного елемента "Виключаюче І". Наведено порівняльне оцінювання структурної, функціональної та відносної функціонально-структурної складностей їх схемотехнічних реалізацій. Запропоновано структури повних однорозрядних суматорів із розширеними функціональними можливостями. Наведено оцінки структурних та функціональних характеристик схемотехнічних рішень таких однорозрядних суматорів. Запропоновано оптимізацію структури багаторозрядних комбінаційних суматорів. Досліджено багаторозрядні комбінаційні суматори пірамідального типу з однофазними та парафазними інформаційними зв'язками. Наведено порівняльні характеристики оцінок структурної складності комбінаційних суматорів залежно від розрядності вихідних кодів. Ключові слова: двійкові суматори, структурна складність, швидкодія. Вступ Арифметична операція додавання існує практично у всіх алгоритмах опрацювання сигналів та обчислень. Ця операція та компоненти, які її реалізують, є ваговим атрибутом, який істотно може

Дослідження Характеристик Логічного Елемента "Провідне І" Як Пришвидшувача Операцій Додавання У Процесорах Шифрування Даних

“…Важливим компонентом арифметико-логічних пристроїв високопродуктивних процесорів є однорозрядні неповні та повні суматори. Аналіз наявних схемотехнічних рішень побудови таких суматорів [20] показує, що їх апаратна та часова складності змінюється відповідно у границях 3-12 елементи та 1-5 мікротактів. Відомі структури неповних і повних однорозрядних суматорів характеризуються великою апаратною складністю та низькою швидкодією.…”