VHDL-AMS model of an injection locked VCO

Béraud-Sudreau, Quentin; Mazouffre, Olivier; Pignol, M.; Baguena, L.; Neveu, Claude; Bégueret, Jean-Baptiste; Taris, Thierry

doi:10.1109/newcas.2012.6328947

Cited by 4 publications

(2 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…When the phase error between the input data and the sampled data is small, we can assume that their frequencies are very close. Though as we can see in [7], when an ILO frequency is very close to its injected frequency, its phase will lock with it. So the feedback loop can be open.…”

Section: Windowed Phase Compratormentioning

confidence: 94%

Windowed phase comparator for an 80Gbit/s CDR

Béraud-Sudreau

Mazouffre

Pignol

et al. 2012

2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012)

Self Cite

View full text Add to dashboard Cite

show abstract

Section: Windowed Phase Compratormentioning

confidence: 94%

Windowed phase comparator for an 80Gbit/s CDR

Béraud-Sudreau

Mazouffre

Pignol

et al. 2012

2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012)

Self Cite

View full text Add to dashboard Cite

show abstract

“…Επιπρόσθετα, υλοποιήθηκε ένα Verilog-AMS 2.4GHz VCO μοντέλο για χρήση σε IP (Intellectual Property) ή SoC συστήματα [57], το οποίο εμφάνισε μεγαλύτερη ταχύτητα προσομοίωσης σε σύγκριση με ένα SPICE μοντέλο αναφοράς, ενώ ταυτόχρονα διατήρησε έναν υψηλό βαθμό ακρίβειας. Τέλος, προτάθηκε ένα VHDL-AMS injection locked VCO μοντέλο [58], το οποίο ενσωμάτωσε αναλογικά χαρακτηριστικά, όπως το εύρος ζώνης, ο χρόνος ρύθμισης (settling time) και η περιοχή κλειδώματος (locking range). Παρόλα αυτά, ο κύριος σκόπος αυτής της μελέτης ήταν να πετύχει καλύτερους χρόνους υπολογισμού όταν χρησιμοποιείται σε προσομοιώσεις mixed-signal εφαρμογών, εμφανίζοντας ταυτόχρονα έναν επιθυμητό βαθμό ακρίβειας εν συγκρίσει με ένα SPICE LC VCO μοντέλο αναφοράς.…”

Section: προηγούμενες προσεγγίσεις μοντελοποίησης για κυκλώματα Voltage-controlled Oscillator (Vco)unclassified

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Γεωργουλόπουλος¹

View full text Add to dashboard Cite

Στη σύγχρονη εποχή, η βιομηχανία ημιαγωγών έχει στρέψει το ενδιαφέρον της σε εφαρμογές ολοκληρωμένων κυκλωμάτων μικτού σήματος τα οποία ενσωματώνονται σε Συστήματα-εντός-ολοκληρωμένου. Βασικοί στόχοι της βιομηχανίας είναι η δημιουργία αξιόπιστων και γρήγορων μικτών σχεδιασμών, οι οποίοι αποτελούνται τόσο από ψηφιακά όσο και από αναλογικά στοιχεία, καθώς και η μείωση του συνολικού χρόνου που χρειάζονται για να διατεθούν στην αγορά τέτοιου είδους ολοκληρωμένα κυκλώματα. Για τη γρήγορο είσοδο στην αγορά, απαιτείται πλέον υψηλότερη ταχύτητα προσομοίωσης σε επίπεδο συστήματος, σε σχέση με παραδοσιακές προσεγγίσεις μοντελοποίησης μικτού σήματος. Η μοντελοποίηση με πραγματικούς αριθμούς (Real Number Modeling – RNM) μπορεί να αποτελέσει μία αποτελεσματική λύση σε αυτό το πρόβλημα. Στην παρούσα διδακτορική διατριβή, υλοποιήθηκαν ένας flash μετατροπέας αναλογικού σε ψηφιακό (flash analog-to-digital converter – flash ADC), ένας σίγμα-δέλτα μετατροπέας αναλογικού σε ψηφιακό (sigma-delta ADC), ένας ταλαντωτής ελεγχόμενος από τάση (Voltage Controlled Oscillator - VCO) και ένας βρόχος κλειδωμένης φάσης (phase-locked loop - PLL) ως παραμετροποιήσιμα RNM μοντέλα με τη χρήση SystemVerilog. Τα μοντέλα δημιουργήθηκαν με ικανοποιητική ακρίβεια, ενώ η διαδικασία επαλήθευσής τους αναλύθηκε και επιτεύχθηκε με τη χρήση μίας καινοτόμας μετρικής για εκτίμηση της ακρίβειας μοντελοποίησης. Η δυνατότητα παραμετροποίησης των προτεινόμενων μοντέλων ενισχύει τη δυνατότητα χρησιμοποίησής τους σε διάφορους σχεδιασμούς Συστημάτων-εντός-ολοκληρωμένου. Στόχος αυτής της διατριβής είναι η υπογράμμιση της αποτελεσματικότητας της RNM μοντελοποίησης με χρήση SystemVerilog και η επίδειξη τρόπων εφαρμογής της RNM για τη μοντελοποίηση και προσομοίωση ευρέως χρησιμοποιούμενων μικτών ολοκληρωμένων κυκλωμάτων. Τα προτεινόμενα RNM μοντέλα συγκρίθηκαν με μοντέλα αναφοράς υλοποιημένα σε Verilog-A, Verilog-AMS και SPICE (επιπέδου τρανζίστορ). Όλοι οι έλεγχοι έδειξαν ότι τα προτεινόμενα μοντέλα επιδεικνύουν αξιοσημείωτη βελτίωση σε απόδοση προσομοίωσης συγκριτικά με προηγούμενες μελέτες της βιβλιογραφίας, διατηρώντας παράλληλα ικανοποιητικά επίπεδα ακρίβειας. Από την άλλη πλευρά, η επιβεβαίωση ορθής λειτουργίας σχεδιασμών μικτών ολοκληρωμένων κυκλωμάτων αποτελεί ένα σημαντικό παράγοντα για τη δημιουργία γρήγορων και αξιόπιστων σχεδιασμών. Οι συμβατικές προσεγγίσεις επιβεβαίωσης παρουσιάζουν πολύ αργούς χρόνους προσομοίωσης, κάτι το οποίο αυξάνει τελικά το χρόνο εισόδου στην αγορά. Στη παρούσα διατριβή, προτάθηκαν αποτελεσματικές αρχιτεκτονικές επιβεβαίωσης με τη χρήση του προτύπου επιβεβαίωσης Universal Verification Methodology (UVM) για τα προαναφερόμενα RNM μοντέλα των sigma-delta ADC, flash ADC και ψηφιακού PLL. Η αποτελεσματικότητα της χρήσης της UVM στις προτεινόμενες προσεγγίσεις συνδυαστικά με τα RNM μοντέλα, τα οποία χρησιμοποιούν ψηφιακούς προσομοιωτές για γρήγορη προσομοίωση, ενισχύουν τη δημιουργία αρχιτεκτονικών επιβεβαίωσης με αυξημένη ικανότητα επαναχρησιμοποίησης και αξιοπιστία, σε σύγκριση με προηγούμενες μελέτες της βιβλιογραφίας. Τα παρουσιασμένα περιβάλλοντα επιβεβαίωσης αξιοποίησαν τη μέθοδο παραγωγής τυχαίων ερεθισμάτων εισόδου με περιορισμούς (constrained-random stimuli generation), αναλογικούς ισχυρισμούς (analog assertions) και μετρικές κάλυψης (coverage metrics) για βελτιωμένη επιβεβαίωση της λειτουργικότητας. Επιπρόσθετα, παρουσιάστηκε μία μετρική εκτίμησης του βαθμού της ποιότητας επιβεβαίωσης για τα προτεινόμενα περιβάλλοντα και τα περιβάλλοντα αναφοράς. Σε κάθε περίπτωση, οι παρουσιασμένες αρχιτεκτονικές επιβεβαίωσαν την ορθή λειτουργία των RNM μοντέλων με κάλυψη ανώ του 98%, σύμφωνα με τις παραμέτρους των προδιαγραφών που χρησιμοποιήθηκαν για τα μοντέλα.

show abstract

Parameterizable Real Number Models for Mixed-Signal Designs Using SystemVerilog

Georgoulopoulos

Hatzopoulos

2021

J Electron Test

View full text Add to dashboard Cite

VHDL-AMS model of an injection locked VCO

Cited by 4 publications

References 8 publications

Windowed phase comparator for an 80Gbit/s CDR

Windowed phase comparator for an 80Gbit/s CDR

Μοντελοποίηση Με Πραγματικούς Αριθμούς Και Επιβεβαίωση Ορθής Λειτουργίας Για Σχεδιασμούς Μικτών Ολοκληρωμένων Κυκλωμάτων

Parameterizable Real Number Models for Mixed-Signal Designs Using SystemVerilog

Contact Info

Product

Resources

About