No abstract

No abstract

No abstract

ResumoO uso crescente de sistemas complexos exige cada vez mais um maior investimento de recursos no desenvolvimento de software para garantir a confiabilidade dos mesmos. Para lidar com esta complexidade, abordagens composicionais podem ser utilizadas no desenvolvimento de sistemas de software, possibilitando a integração e a reutilização de componentes existentes. Entretanto, a fim de garantir o sucesso desta abordagem, é essencial confiar no comportamento dos componentes e, além disso, nos sistemas que são desenvolvidos utilizando essa estratégia, uma vez que falhas podem ser introduzidas se a composição não assegurar propriedades importantes. Problemas podem surgir quando dois ou mais componentes são integrados pela primeira vez. Esta situação é ainda mais relevante quando um grupo de componentes trabalha em conjunto a fim de executar determinadas tarefas, especialmente em aplicações críticas, onde podem surgir problemas clássicos, como livelock. Esta tese de doutorado apresenta uma estratégia local para garantir ausência de livelock, por construção, em sistemas síncronos modelados com a notação padrão de CSP. A nossa técnica é baseada na análise local das mínimas sequências que levam o processo CSP ao seu estado inicial. O uso de técnicas locais evita a explosão do espaço de estados gerado pela integração dos componentes. A verificação destas condições locais utilizam metadados que permitem armazenar resultados parciais das verificações, reduzindo o esforço durante a análise. A abordagem proposta também pode ser aplicada para verificar ausência de livelock em modelos que realizam comunicações assíncronas. Neste caso, analisamos o modelo de componentes BR I C , cujo comportamento dos componentes é representado por um processo CSP. A fim de realizar esta verificação, consideramos duas versões para BR I C : BR I C * , o qual realiza composições assíncronas através de buffers finitos, e BR I C ∞ no qual a assincronicidade é realizada através de buffers infinitos.Estas duas abordagens foram analisadas porque a possibilidade de introduzir livelock em sistemas assíncronos depende diretamente da finitude do buffer. As técnicas propostas para garantir ausência de livelock em CSP e BR I C foram avaliadas através de três estudos de caso: o escalonador de Milner e duas variações do jantar dos filósofos. Uma versão apresenta um sistema livre de livelock, e a outra apresenta um sistema com livelock. Neste estudo, avaliamos a nossa abordagem em comparação com outras duas técnicas para verificação de ausência de livelock, a análise global tradicional do FDR e a análise estática de livelock do SLAP. Este estudo comparativo demonstra que a nossa estratégia pode ser aplicada como uma alternativa para a verificação de ausência de livelock em grandes sistemas.Palavras-chave: Desenvolvimento baseado em componentes; Métodos Formais; Ausên-cia de livelock, Análise local. 1 AbstractThe use of increasingly complex applications is demanding a greater investment of resources in software development to ensure that applications are safe...

No abstract