No abstract

No abstract

No abstract

ProblemstillingAfhandlingen er motiveret af en problemstilling, der isaer er kendt fra anvendelsen af RSA kryptosystemet: Den praktiske anvendelighed af systemet er afhaengig af hastigheden, hvormed man er i stand til at udføre de tilhørende transformationer af data. For at undgå at anvendelsen af kryptografi bliver en flaskehals i de elektroniske kommunikationssystemer, er det vigtigt at opnå en tilstraekkelig høj transformationshastighed.Transformationerne, der benyttes i RSA kryptosystemet, er baseret på en aritmetisk operation på formen M e mod m kaldet modulo eksponentiering. Da operandernes størrelse typisk er på 500 bit eller mere, er modulo eksponentiering en forholdsvis tidskraevende operation. I 1990, da projektet startede, var den hurtigste implementering af modulo eksponentiering i stand til at foretage beregningerne med en hastighed på 29 Kbit/sek ved en operandstørrelse på 512 bit. i ii FormålHovedformålet med arbejdet praesenteret i afhandlingen er at undersøge mulighederne for at forøge hastigheden af modulo eksponentiering ved hjaelp af specialdesignede VLSI (Very Large Scale Integrated) kredsløb. Den konkrete målsaetning for projektet udført ved Tele Danmark/Jydsk Telefon var at konstruere et VLSI kredsløb, som kunne foretage module eksponentiering af operander på 561 bit med en hastighed på minimum 64 Kbit/sek. Endvidere skulle kredsløbet implementeres på en enkelt chip.Formålet med selve afhandlingen er at beskrive resultaterne opnået under studiet og at saette disse i perspektiv ved en diskussion og sammenligning med resultater kendt fra litteraturen. Desuden er det hensigten at give laeseren indsigt i de teknikker, der kan anvendes til at effektivisere modulo exponentiering. TilgangsvinkelDen valgte tilgangsvinkel er baseret pa en simpel analyse af VLSI implementeringer, der var kendt i 1990: Alle de hurtigste implementeringer bruger det samme antal klokke perioder til at foretage en modulo eksponentiering, og forskellen i hastighed kan tilsyneladende alene tilskrives forskellen i den anvendte klokkefrekvens. Dette kunne tyde på, at fremskridt i hastighed alene er nået på baggrund af hurtigere kredslebsteknologier, og ikke på grund af forbedrede beregningsmetoder. Derfor blev det besluttet at undersøge mulighederne for at udvikle nye og mere effektive beregningsmetoder, som er velegnede til VLSI implementering. Afhandlingens strukturAfhandlingen er opdelt i to separate dele. Den sidste del består af fire artikler, gengivet i appendices A-D, samt en rapport med beskrivelser af RSA kredsen i appendix E. Alle dokumenterne er skrevet i perioden fra 1990 til 1995. Artiklerne praesenterer nogle af de opnåede resultater. Den første del af afhandlingen indeholder en relativt udtømmende oversigt over relevante resultater fra litteraturen. Disse resultater diskuteres og sammenholdes med iii resultaterne opnået under studiet. Desuden er projektet med konstruktion af RSA kredsen beskrevet. OversigtsdelenDe første fire kapitler udgør en hierakisk struktureret fremstilling, hvor problemstillingerne ident...

Power consumption continues to be a critical challenge in implementing digital integrated circuits, especially as technologies scale to 65nm and beyond. This session includes a diverse set of papers, from industry and academia, which embody current trends in image understanding, coding for communications, video processing, and ultra-low voltage circuit design. Image understanding adds higher-level functions, such as object recogni-