A Layout-Based Soft Error Rate Estimation and Mitigation in the Presence of Multiple Transient Faults in Combinational Logic

Georgakidis, Christos; Paliaroutis, Georgios Ioannis; Sketopoulos, Nikolaos; Tsoumanis, Pelopidas; Sotiriou, Christos; Evmorfopoulos, Nestor; Stamoulis, Georgios

doi:10.1109/isqed48828.2020.9137014

Cited by 11 publications

(6 citation statements)

References 15 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…Because of charge sharing, a single particle hit can affect multiple sensitive regions. In their work, Georgakidis et al [37] uses the distance between logic gate during the layout phase to reduce SEMT. As stated in their work, spacing between logic gates is effective for SEMT mitigation, but results in significant additional area costs.…”

Section: E Set Mitigation In Layoutmentioning

confidence: 99%

Single Event Transient on Combinational Logic: An Introduction and their Mitigation

Kessler

Ferraz

Rosa

et al. 2022

JICS

View full text Add to dashboard Cite

Single event transients pose a major threat to the reliability of modern VLSI designs. Improving the robustness of combinational logic is challenging due to its complexity, masking effects, and signal dependence. This paper presents the mechanisms and concepts of SET generation, modeling, masking, and propagation in combinational logic. It also discusses design parameters and their impact on circuit robustness. An overview of automated design strategies for radiation hardening by design and their advantages and disadvantages is provided, covering gate sizing, gate duplication, gate remapping, load increase, layout spacing, and charge sharing techniques.

show abstract

Section: E Set Mitigation In Layoutmentioning

confidence: 99%

Single Event Transient on Combinational Logic: An Introduction and their Mitigation

Kessler

Ferraz

Rosa

et al. 2022

JICS

View full text Add to dashboard Cite

show abstract

“…A placement-based radiation hardening technique of removing whitespace between adjacent cells, which have common gates in their forward logic cones, and thus increasing the logical masking probability, is introduced in [70]. In [71] a Monte Carlo-based SER estimation method is presented along with two layout-aware approaches to mitigate SER: the first applies spacing among all the cells, whereas the second converts the most sensitive cells into a TMR structure, abiding by the minimum required distance among the TMR members to protect them against a potential SEMT occurence.…”

Section: Related Workmentioning

confidence: 99%

Models and algorithms of soft error inducing mechanisms in ICs

Tsoumanis¹,

Τσουμάνης²

View full text Add to dashboard Cite

Η αξιοπιστία των Ολοκληρωμένων Κυκλωμάτων (ΟΚ) ήταν ανέκαθεν μία από τις πιο συχνές ανησυχίες στον τομέα του VLSI, πόσο μάλλον σήμερα, που η συνεχής συρρίκνωση της τεχνολογίας που ακολουθεί το Νόμο του Moore τα καθιστά πιο ευάλωτα σε διάφορους παράγοντες. Η πρόκληση που έχει να κάνει με την αξιοπιστία και τα Μεταβατικά Σφάλματα που προκαλούνται από ιονίζουσα ακτινοβολία κερδίζει συνεχώς έδαφος και έχει τραβήξει την προσοχή αρκετών ερευνητών προσφάτως. Ένα σωματίδιο επαρκούς ενέργειας που συγκρούεται με ένα τρανζίστορ μπορεί να προκαλέσειδιαταραχή στην ισορροπία μεταξύ ηλεκτρονίων και οπών εντός της συσκευής, έχοντας ως αποτέλεσμα την αλλαγή της λογικής κατάστασης της εξόδου της πύλης που διαρκεί συνήθως ορισμένα picoseconds. Το προσωρινό αυτό φαινόμενο που εμφανίζεται ως ένας ανεπιθύμητος παλμός στην έξοδο, που καλείται και Single Event Transient (SET), μπορεί να επηρεάσει τη σωστή λειτουργία του κυκλώματος καθώς διαδίδεται και εν τέλει αποθηκεύεται σε κάποιο στοιχείο μνήμης. Αυτό ονομάζεται Μεταβατικό Σφάλμα και παρόλο που δεν είναι μόνιμο μπορεί να προκαλέσει απρόσμενη συμπεριφορά στο κύκλωμα. Έτσι, είναι σημαντικό για τη βιομηχανία να γνωρίζει την ευπάθεια των κυκλωμάτων σε τέτοιου είδους κινδύνους, ειδικότερα όταν αυτά αφορούν κρίσιμα συστήματα, όπως ιατρικά, αεροηλεκτρονικά, στρατιωτικά, κ.ά. Σε αυτήν τη διατριβή παρουσιάζουμε ένα ολοκληρωμένο πλαίσιο για τη μοντελοποίηση των Μεταβατικών Σφαλμάτων εξαιτίας της ιονίζουσας ακτινοβολίας στη συνδυαστική λογική των ΟΚ, παρέχοντας μία εκτίμηση της Συχνότητας Μεταβατικών Σφαλμάτων (ΣΜΣ), ενός ευρέως διαδεδομένου μέτρου για την ευπάθεια των ΟΚ σε τέτοιους κινδύνους. Η προτεινόμενη μεθοδολογία που βασίζεται σε Monte Carlo προσομοιώσεις, λαμβάνει υπόψην το φυσικό σχέδιο ενός κυκλώματος ούτως ώστε να μοντελοποιήσει τα Single Event Multiple Transients (SEMTs), τα οποία γίνονται ολοένα και πιο συχνά με τη συρρίκνωση της τεχνολογίας. Επίσης, παρουσιάζονται δύο παραλλαγές του κύριου αλγορίθμου της εκτίμησης της ΣΜΣ, για την ταυτοποίηση των ευαίσθητων περιοχών και των πιο ευαίσθητων πυλών ενός κυκλώματος, επιτρέποντας μικρές τροποποιήσεις είτε της σχεδίασης του κυκλώματος, είτε ακόμη και των στρατηγικών χωροθέτησής του στα πρώτα στάδια της σχεδίασης με σκοπό τη μείωση της ΣΜΣ. Τα αποτελέσματα της εκτίμησης της ΣΜΣ επιδεικνύονται με μία ποικιλία προσομοιώσεων που πραγματοποιούνται πάνω στα ISCAS ’89 κυκλώματα για τις τεχνολογίες των 45nm και 15nm, ενώ η επαλήθευση με το εργαλείο προσομοίωσης HSPICE υποδεικνύει αποδεκτή απόκλιση για τα μικρής κλίμακας κυκλώματα. Τέλος, εξετάζεται η συμπεριφορά της σύγχρονης τεχνολογίας κατασκευής ΟΚ Fully-Depleted Silicon-On-Insulator (FDSOI) απέναντι στα χτυπήματα των σωματιδίων και συγκρίνεται με τη συμβατική Bulk τεχνολογία μέσω προσομοιώσεων TCAD.

show abstract

“…However, ICs' power, performance, and area are worsened, implementing SER mitigation techniques in the combinational part [10]. Therefore, it is necessary to develop a methodology to provide sufficient data about ICs vulnerability concerning the transient faults to harden and protect ICs with the minimum cost [11].…”

Section: Memory Elementsmentioning

confidence: 99%

“…Other techniques provide placement approaches to make ICs more tolerant to faults. In [11] two SER mitigation techniques are analyzed. The former, called All-to-All, introduces a spacing among all cells, which corresponds to the range of the particles affected area, to reduce and eliminate the number of SEMTs.…”

Section: Ser Mitigationmentioning

confidence: 99%

See 1 more Smart Citation

Models and algorithms for Soft Error Rate estimation in ICs

Paliaroutis¹,

Παλιαρούτης²

View full text Add to dashboard Cite

Στις σύγχρονες τεχνολογίες που χρησιμοποιούνται για τον σχεδιασμό ολοκληρωμένων κυκλωμάτων, οι διαταραχές που χαρακτηρίζονται ως Soft Errors που προκαλούνται από εξωτερικούς παράγοντες, όπως η ακτινοβολία και τα σωματίδια α αποτελούν σημαντική απειλή για την αξιοπιστία των κυκλωμάτων. Μέχρι στιγμής, μια πληθώρα μελετών επικεντρώθηκε στην ανάλυση της επίδρασης των Soft Errors σε στοιχεία μνήμης όπως τα flip-flops, τις DRAMs και τις SRAMs. Από την άλλη πλευρά, η προστασία του συνδυαστικού μέρους των ολοκληρωμένων κυκλωμάτων (λογικές πύλες) από τους εξωτερικούς παράγοντες έχει ακόμη αρκετά μειονεκτήματα. Για το λόγο αυτό, η αξιολόγηση της ευαισθησίας των συστημάτων στα Soft Errors από ένα αξιόπιστο και γρήγορο εργαλείο θα ωφελούσε σημαντικά την επιστημονική κοινότητα.Η συνεχής μείωση του μεγέθους των τρανζίστορ όπως επίσης και η μείωση της τάσης τροφοδοσίας τείνουν να επιδεινώσουν το προαναφερθέν σοβαρό πρόβλημα που σχετίζεται με την ύπαρξη σφαλμάτων. Πολλές μεθοδολογίες έχουν προσπαθήσει να μοντελοποιήσουν και να προσομοιώσουν τις διαταραχές που προκαλούνται. Ωστόσο, ορισμένα από αυτά τα εργαλεία δεν είναι αρκετά ακριβή, καθώς προσομοιώνουν παροδικά τα σφάλματα χωρίς να λαμβάνουν υπόψη όλες τις κατάλληλες παραμέτρους ενώ επίσης άλλες μεθοδολογίες δεν είναι αρκετά γρήγορες. Συνεπώς, η συγκεκριμένη διατριβή περιγράφει έναν γρήγορο και αξιόπιστο προσομοιωτή βασισμένο σε μια μεθοδολογία που εστιάζει στην μοντελοποίηση της εμφάνισης και της διάδοσης των δυσλειτουργιών στο επίπεδο των λογικών πυλών κάθε κυκλώματος. Συνεπώς, η ανθεκτικότητα των ολοκληρωμένων κυκλωμάτων αξιολογείτε υπολογίζοντας το Soft Error Rate (SER). Επιπλέον, η πιθανότητα ύπαρξης πολλαπλών σφαλμάτων, είναι απαραίτητη και αποτελεί βασική πτυχή της συγκεκριμένης μεθοδολογίας. Το συγκεκριμένο εργαλείο που παρουσιάζεται αναπτύχθηκε βασιζόμενο στην τεχνική των Monte-Carlo προσομοιώσεων, στην μοντελοποίηση των μηχανισμών που αποτρέπουν την διάδοση των σφαλμάτων (logical, electrical και timing masking) και την χρησιμοποίηση της χωρικής διάταξης των λογικών πυλών του κάθε κυκλώματος. Τα κυκλώματα στα οποία εφαρμόσαμε την προτεινόμενη μεθοδολογία είναι τα ISCAS '89 τα οποία σχεδιάστηκαν χρησιμοποιώντας δύο διαφορετικές τεχνολογίες. Επιπλέον, το SER υπολογίζεται λαμβάνοντας υπόψη ορισμένους σημαντικούς παράγοντες, όπως η εύρεση των ευαίσθητων περιοχών κάθε πύλης, η πιθανότητα οι παλμοί που σχετίζονται με το ίδιο σφάλμα να συγκλίνουν στην ίδια πύλη από διαφορετικά μονοπάτια παρόμοιες χρονικές στιγμές και τα μοντέλα RC, καθώς έχουν κρίσιμο αντίκτυπο στην προτεινόμενη ανάλυση. Ο συγκεκριμένος παράγοντας υπολογίζεται τόσο ως πιθανότητα αλλά και σε FIT (failure in time) που ισοδυναμεί με τον αριθμό των βλαβών που προκαλούνται ανά ένα δισεκατομμύριο ώρες. Ο χρόνος εκτέλεσης των πειραμάτων για τα συγκεκριμένα κυκλώματα είναι αρκετά ικανοποιητικός κάτι το οποίο επιτεύχθηκε κάνοντας χρήση και ενσωματώνοντας την τεχνική του παράλληλου προγραμματισμού στην συγκεκριμένη μεθοδολογία. Τέλος, τα εργαλεία Synopsys Sentaurus TCAD και Synοpsys HSPICE χρησιμοποιούνται για τον χαρακτηρισμό των δυσλειτουργιών και την επαλήθευση των αποτελεσμάτων που λαμβάνονται από το προτεινόμενο εργαλείο.

show abstract

A Layout-Based Soft Error Rate Estimation and Mitigation in the Presence of Multiple Transient Faults in Combinational Logic

Cited by 11 publications

References 15 publications

Single Event Transient on Combinational Logic: An Introduction and their Mitigation

Single Event Transient on Combinational Logic: An Introduction and their Mitigation

Models and algorithms of soft error inducing mechanisms in ICs

Models and algorithms for Soft Error Rate estimation in ICs

Contact Info

Product

Resources

About