Das Angebot an verschiedenartigen Halbleitertechnologien, die sich für schnelle integrierte Schaltungen eignen, erschwert dem Anwender die Auswahl der für seine Zwecke geeignetsten Technologie. Der folgende Artikel soll einen Beitrag zu dieser Entscheidungsfindung leisten. Es wird die Eignung fortschrittlicher Silizium-Bipolartechnologien für Schaltungen sehr hoher Operationsgeschwindigkeit diskutiert, vorwiegend an Hand analoger und digitaler Bausteine für zukünftige Glasfaser-Übertragungsstrecken. Gemessene Datenraten bis zu einem Maximalwert von 32 Gigabit-pro-Sekunde (Gb/s), der bisher von keiner anderen Halbleitertechnologie erreicht wurde, unterstreichen das hohe Geschwindigkeitspotential der Silizium-Bipolartechnologie. Dieses Potential kann aber nur dann ausgeschöpft werden, wenn geeignete Schaltungskonzepte ausgewählt und die Schaltungen selbst sorgfältig optimiert werden. Ferner wird die Frage diskutiert, inwieweit der unvermeidliche Kompromiß zwischen Verzögerungszeit und Leistungsverbrauch pro Gatter verbessert werden kann. Dieser Leistungsverbrauch begrenzt den Integrationsgrad und die Operationsgeschwindigkeit in hochintegrierten Bausteinen.Today, various semiconductor technologies are available which can be used for fabricating highspeed integrated circuits. Therefore, the selection of the technology which is best suited for a special application may sometimes be rather difficult. This paper will contribute to this decision. The suitability of advanced silicon bipolar technologies for circuits with very high operating speed is discussed, mainly on the basis of analogue and digital circuits for future optical-fibre transmission links. Measured data rates up to a maximum of 32 gigabit-per-second (Gb/s), which have up to now not been achieved by any other semiconductor technology, demonstrate the high-speed capability of silicon bipolar technology. This speed capability, however, can only be exhausted if suitable circuit concepts are chosen and if the circuits themselves are carefully optimized. Furthermore, the question is discussed, in how far the inevitable compromise between delay time and power consumption per gate can be improved. This power consumption limits the integration level and the operating speed in large-scale integrated circuits.