2010
DOI: 10.1109/tsp.2010.2056921
|View full text |Cite
|
Sign up to set email alerts
|

A New Multichannel, Coherent Amplitude Modulated, Time-Division Multiplexed, Software-Defined Radio Receiver Architecture, and Field-Programmable-Gate-Array Technology Implementation

Help me understand this report

Search citation statements

Order By: Relevance

Paper Sections

Select...
2
2
1

Citation Types

0
12
0
1

Year Published

2011
2011
2021
2021

Publication Types

Select...
4
3
1

Relationship

0
8

Authors

Journals

citations
Cited by 18 publications
(13 citation statements)
references
References 37 publications
0
12
0
1
Order By: Relevance
“…Sözü edilen platformlar ile benzeri diğer platformların bulunduğu ve bunlar üzerinde ortaya konan gerçeklemelere ilişkin çalışmaların bir arada listelendiği bir çalışma olarak [9] incelenebilir. Ayrıca yazılım-tabanlı alıcı-verici tasarımının genel bir sayısal işaret işleme ya da benzeri özelleşmiş bir cihaz (FPGA gibi [10]) yerine çeşitli donanım bileşenleri üzerinde gerçeklenmesine yönelik olarak da önemli çalışmalar bulunmaktadır [11]. Donanım tarafında sayılabilecek çalışmaların bir kısmı ise akıllı radyolar için oldukça önemli olan radyo ön ucuna yoğunlaşmıştır [12].…”
Section: Gerçeklemelerdeunclassified
“…Sözü edilen platformlar ile benzeri diğer platformların bulunduğu ve bunlar üzerinde ortaya konan gerçeklemelere ilişkin çalışmaların bir arada listelendiği bir çalışma olarak [9] incelenebilir. Ayrıca yazılım-tabanlı alıcı-verici tasarımının genel bir sayısal işaret işleme ya da benzeri özelleşmiş bir cihaz (FPGA gibi [10]) yerine çeşitli donanım bileşenleri üzerinde gerçeklenmesine yönelik olarak da önemli çalışmalar bulunmaktadır [11]. Donanım tarafında sayılabilecek çalışmaların bir kısmı ise akıllı radyolar için oldukça önemli olan radyo ön ucuna yoğunlaşmıştır [12].…”
Section: Gerçeklemelerdeunclassified
“…Table I gives the area and speed comparisons between the proposed circuit in Fig. 3 and the architecture proposed in [4] for realizing the modified Dijkstra algorithm [3]. The basic building blocks of the architecture in [4] consist of mainly two n-bit adders, a comparator and two shifters.…”
Section: B Hardware Complexitymentioning
confidence: 99%
“…3 and the architecture proposed in [4] for realizing the modified Dijkstra algorithm [3]. The basic building blocks of the architecture in [4] consist of mainly two n-bit adders, a comparator and two shifters. We use the unitgate model in [15], in which a 2-input monotonic gate, such as a NAND gate, has one unit of area and one unit of delay, and a monotonic gate is conservatively assumed to consist of six transistors (T) in a classical CMOS process.…”
Section: B Hardware Complexitymentioning
confidence: 99%
See 1 more Smart Citation
“…With the advances made in the semiconductor technology, future wireless baseband processors move towards Multiprocessor System-On-Chip (MP SoCs) which integrate heterogeneous processing elements tailored for different processing tasks. MP SoCs offer high performance, re-configurability and energy efficiency [2,3].…”
Section: Introductionmentioning
confidence: 99%