An improved model for non-resonant terahertz detection in field-effect transistors

Abstract

Direct electrostatic toner marking with poly(3,4-ethylenedioxythiophene)polystyrenesulfonate bilayer devices J. Appl. Phys. 112, 074506 (2012) Modeling the effect of top gate voltage on the threshold of a double gate organic field effect transistor J. Appl. Phys. 112, 073704 (2012) Electron transporting water-gated thin film transistors Appl. Phys. Lett. 101, 141603 (2012) Impact of gate resistance in graphene radio frequency transistors Appl. Phys. Lett. 101, 143503 (2012) Physical-gap-channel graphene field effect transistor with high on/off current ratio for digital logic applications Transistors operating well above the frequencies at which they have gain can still rectify terahertz currents and voltages, and have attracted interest as room-temperature terahertz detectors. We show that such rectifying field-effect transistors may still be treated as a lumped element device in the limit where plasma resonances of the electron gas do not occur. We derive analytic formulas for important transistor parameters, such as effective rectification length and device impedance using a transmission-line model. We draw conclusions for plasma-resonant detection where possible. We derive the THz response of a field-effect transistor with a two-dimensional electrongas channel by a Taylor expansion of the drain-source bias. We connect circuit theory to the existing theories that describe the bias in the gated region by differential equations. Parasitic effects, such as the access resistance, are included. With the approach presented in this paper, we derive the responsivity for a novel field detector that mixes a (THz) signal applied between gate and source with another signal applied between drain and source in homodyne or heterodyne operation mode. We further derive expressions for the expected noise-equivalent power (NEP) in direct detection and mixing mode, including parasitic effects, and find that sub-pW= ffiffiffiffiffiffi Hz p should be achievable for realistic device and material parameters for direct detection and less than 900 K noise temperature for mixing at 10 lW local oscillator power.

Влияние Высоты Барьера Затвор-Канал На Характеристики Детектирования Полевого Транзистора В Сверхвысокочастотном И Терагерцовом Диапазонах

“…Теоретическое описание процесса детектирования по-левого транзистора в СВЧ и ТГц диапазонах можно найти в работах [10][11][12][13][14][15]. На низких частотах, когда емкостной ток через переход затвор−канал пренебрежи-мо мал, можно пользоваться статическими уравнениями транзистора [10].…”

“…В ТГц диапазоне емкостной ток, как правило, сравним с током в канале, и его нужно учиты-вать. В этом случае удобно представлять транзистор в виде двухпроводной линии электропередачи, где одним проводником является затвор, а вторым -канал [13]. На частотах выше частоты релаксации импульса свобод-ных носителей заряда возможно резонансное детекти-рование, при этом движение носителей заряда в канале описывается уравнением Эйлера [11,12].…”

“…[2-5] была продемонстрирована возможность де-тектирования на кремниевом транзисторе [6,7]. Хорошо развитая кремниевая технология позволяет интегриро-вать большое число транзисторов на единой пластине, делая возможным создание матричных приемников [8,9].Теоретическое описание процесса детектирования по-левого транзистора в СВЧ и ТГц диапазонах можно найти в работах [10][11][12][13][14][15]. На низких частотах, когда емкостной ток через переход затвор−канал пренебрежи-мо мал, можно пользоваться статическими уравнениями транзистора [10].…”

Semiconductor Physics, Quantum Electronics & Optoelectronics. 2016. V. 19, N 2. P. 129-138. DOI: http://dx.doi.org/10.15407/spqeo19.02.129 Performance limits of terahertz zero biased rectifying detectors for direct detection

“…For the channel rectified current δI FET in FETs (see, e.g., [7,28]) is zero, when V DS = 0 V, Δφ is the phase of the drain-source perturbation ΔV DS ·sin(ω⋅t + Δφ) from the signal ΔV 0 ·sin(ω⋅t), the parameter δ GD = ΔV DS /ΔV 0 . In the simplified one-dimensional model of the FET equivalent circuit, the values Δφ = 0 and δ GD = 1 [7,28].…”

Untitled

“…In the simplified one-dimensional model of the FET equivalent circuit, the values Δφ = 0 and δ GD = 1 [7,28].…”