palavras-chaveChip, Comunicações ópticas, Fotónica, QPSK , transreceptor, WDM, resumo Na era da tecnologia que estamos a viver, todos os cidadãos do mundo estão ligados em rede. Hoje em dia, ir às compras ou conhecer os lugares mais remotos do mundo sem sair de casa é possível graças à Internet. Dada a proliferação dos serviços que esta oferece, a largura de banda e a capacidade das redes tal como são hoje conhecidas estão a atingir o limite. Para fazer face a esse problema, a única solução que permite aos operadores fornecer o serviço desejado ao seus clientes são as comunicações ópticas. Estas conseguem proporcionar ritmos de transmissão na ordem dos Terabits/s e alcance na ordem dos milhares de kilometros . Redes ópticas passivas (PON) já estão standardizadas e implementadas por alguns operadores, contudo elas não tiram total partido das capacidades da fibra. Para que isso aconteça, redes que usem multiplexagem do comprimento de onda (WDM) e formatos de modulação avançados como Quadrature Phase Shift Keying (QPSK) têm que ser usadas.O crescimento e evolução na implementação das redes ópticas irá torná-las mais complexas. Essa complexidade irá ser traduzida no hardware que, hoje em dia, ainda é feito maioritariamente com componentes discretos. Se o seu uso se continuar a verificar, o espaço necessário para as unidades como terminação de rede de transporte óptica (OLT) irá ser elevado. Então, o desenvolvimento das redes ópticas terá que ser feito usando dispositivos ópticos integrados.Como contribuição para o desenvolvimento das redes ópticas passivas de futuras gerações, este trabalho apresenta o desenho e a implementação de um transreceptor óptico integrado para uso em redes PON com topologia WDM que suportem formatos de modulação avançados. Este tipo de redes são denominadas neste trabalho PONs híbridas. No início, um estudo dos transreceptores disponíveis no mercado é feito para posterior comparação e posicionamento do produto desenvolvido. De seguida, diferentes componentes ópticos são apresentados de um ponto de vista teórico e para os necessários para o chip, modelos são criados. A arquitectura do circuito é depois apresentada e dividida em três blocos. Para cada um, o seu princípio de funcionamento e implementação no chip são demonstrados. No fim, testes laboratoriais são feitos. Estes testes, visam a validação da arquitectura e funcionalidade do chip.