Design of a Capacitance-to-Digital Converter Based on Iterative Delay-Chain Discharge in 180 nm CMOS Technology

Abstract

The design of advanced miniaturized ultra-low power interfaces for sensors is extremely important for energy-constrained monitoring applications, such as wearable, ingestible and implantable devices used in the health and medical field. Capacitive sensors, together with their correspondent digital-output readout interfaces, make no exception. Here, we analyse and design a capacitance-to-digital converter, based on the recently introduced iterative delay-chain discharge architecture, showing the circuit inner operating principles and the correspondent design trade-offs. A complete design case, implemented in a commercial 180 nm CMOS process, operating at 0.9 V supply for a 0–250 pF input capacitance range, is presented. The circuit, tested by means of detailed electrical simulations, shows ultra-low energy consumption (≤1.884 nJ/conversion), excellent linearity (linearity error 15.26 ppm), good robustness against process and temperature corners (conversion gain sensitivity to process corners variation of 114.0 ppm and maximum temperature sensitivity of 81.9 ppm/∘C in the −40 ∘C, +125 ∘C interval) and medium-low resolution of 10.3 effective number of bits, while using only 0.0192 mm2 of silicon area and employing 2.93 ms for a single conversion.

วงจรเชื่อมต่อสัญญาณสำหรับการตรวจวัดค่าความจุไฟฟ้า

“…SuccessiveApproximation Register: SAR) เทคนิ คโมดู เลชั ่ นซิ กม า เดลต า (Σ∆ Modulation)[17][18][19] นอกจากนี ้ การเชื ่ อมต อวงจรอิ นเทอร เฟซสามารถกระทํ า ได สองแบบ ดั งแสดงในรู ปที ่ 2 โดยแบบที ่ 1 จะใช แหล งกํ าเนิ ด สั ญญาณสองแหล งต อเข าที ่ เซนเซอร ชนิ ดเก็ บประจุ แบบดิ ฟเฟอ เรนเชี ยลC 1 และ C 2 และจุ ดกึ ่ งกลางระหว าง C 1 และ C 2 ต อเข า กั บวงจรอิ นเทอร เฟซ สํ าหรั บแบบที ่ 2 จะใช แหล งกํ าเนิ ดสั ญญาณ หนึ ่ งแหล งต อเข าที ่ จุ ดกึ ่ งกลางระหว าง C 1 และ C 2 และปลายของ C 1 และ C 2 ต อเข ากั บวงจรอิ นเทอร เฟซ โดยวงจรอิ นเทอร เฟซนี ้ จะมี ส วนขยายสั ญญาณ จํ านวน 2 วงจร [20] ซึ ่ งจะเยอะกว าแบบ ที ่ 1 ดั งนั ้ นวงจรอิ นเทอร เฟซจะใหญ ใช พื ้ นที ่ เยอะ และซั บซ อน กว าแบบที ่ 1 ด วยเหตุ นี ้ งานวิ จั ยนี ้ จึ งออกแบบวงจรอิ นเทอร เฟซ ตามแบบที ่ 1 (ก) การเชื ่ อมต อวงจรอิ นเทอร เฟซแบบที ่ 1 (ข) การเชื ่ อมต อวงจรอิ นเทอร เฟซแบบที ่ 2 รู ปที ่ 2 การเชื ่ อมต อวงจรอิ นเทอร เฟซ3. วงจรแปลงค าความจุ ไฟฟ าเป นสั ญญาณดิ จิ ตอลรู ปที ่ 3 และรู ปที ่ 4 แสดงวงจรแปลงค าความจุ ไฟฟ าเป นสั ญญาณ ดิ จิ ตอลที ่ นํ าเสนอ โดยประยุ กต ใช การแปลงด วยวงจรแปลงซิ กม า เดลต า อั นดั บหนึ ่ ง ซึ ่ งประกอบด วยวงจรแปลงค าความจุ ไฟฟ า เป นกระแสไฟฟ า วงจรขยายสั ญญาณแรงดั นไฟฟ า วงจรอิ นทิ เกร เตอร วงจรเปรี ยบเที ยบสั ญญาณ วงจรฟลิ ปฟลอป และวงจร แปลงสั ญญาณดิ จิ ตอลเป นแอนะล็ อกโดยป อนกลั บแบบ กระแสไฟฟ าขนาด 1 บิ ต โดยค าความจุ ไฟฟ าที ่ เปลี ่ ยนแปลงแบบ สมมาตร C 1 -C 2 = 2DC นั ้ นสามารถถู กแปลงเป นกระแสไฟฟ า ได โดยตั วเก็ บประจุ C 1 และ C 2 ต อร วมกั บแหล งกํ าเนิ ดสั ญญาณ รู ปสามเหลี ่ ยม V in และ V in !…”