Design of Efficient 16-Bit Parallel Prefix Ladner-Fischer Adder

BabaFariddin, S.; Vijay, E. Vargil

doi:10.5120/13943-1784

Cited by 9 publications

(7 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…QSD (Quaternary Signed Digit) tasarımı dahil, önerilen 16-bit eklemeyi uygulamak için, sadece 8 normal tam toplayıcı gerektirmektedir. Böylece, dörtlü tam toplayıcılar kullanarak donanımı azaltılabilinir ve alan açısından kazanım sağlanmaktadır [17]. Yayılan ağaç ileriye taşma önek paralel toplayıcı Şekil 12'de gösterilmektedir.…”

Section: Yayılan Ağaç Ileriye Taşıma öNek Paralel Toplayıcı (Spanning...unclassified

Gecikme, alan, güç ve enerji açısından hibrit paralel toplayıcılar için karşılaştırmalı bir performans değerlendirmesi

Avcı

Özarpa

Aydın

2023

Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi

View full text Add to dashboard Cite

Gelişen teknoloji çağında modern elektronik sistemlerde daha hızlı uygulamalar daha az enerji tüketimi, alan, güç ve gecikme taleplerini artırmaktadır. Bu araştırma çalışması, paralel toplayıcıların çeşitli sınıflarını ve yapılmış akademik çalışmalardaki hibrit paralel toplayıcıları sunmaktadır. Bu çalışmada önerilen modellerin gecikme, alan, enerji ve güç tüketimi için hibrit paralel toplayıcı performans kriterleri karşılaştırmalı olarak araştırılmıştır. Ayrıca, bu çalışmada araştırılmış olan hibrit paralel toplama araçlarının belirli kriterlere ilişkin performans sonuçları paylaşılmıştır. Elde edilen karşılaştırmalı sonuçlara göre daha az gecikme, alan, güç ve enerji tüketimine sahip hibrit paralel toplayıcı devreleri tasarlanabilecektir. Bu sonuçlara bakılarak çalışma yapılacak alanlar için dizayn yapılacak işlemcilerin toplayıcılar açısından veriler göz önüne alınarak hibrit model seçimleri yapılabilmesi mümkün hale gelecektir. Tablo 1.’de verilen karşılaştırmalı sonuçlar araştırmacılar tarafından deneyler yapılarak elde edilmiş sonuçları göstermektedir. Hibrit paralel toplayıcılar üzerine yapılan bu araştırmada genel olarak tüm uzunluklardaki bitler ele alınmaya çalışılmıştır. Bu paralel toplayıcılar yapılan araştırmalara göre farklı alan, gecikme, güç ve enerji açısından hibrit paralel toplayıcıların deneysel sonuçları bir araya getirilerek karşılaştırmalı analizleri verilmiştir.

show abstract

Section: Yayılan Ağaç Ileriye Taşıma öNek Paralel Toplayıcı (Spanning...unclassified

Gecikme, alan, güç ve enerji açısından hibrit paralel toplayıcılar için karşılaştırmalı bir performans değerlendirmesi

Avcı

Özarpa

Aydın

2023

Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi

View full text Add to dashboard Cite

show abstract

“…LFA [24] is generally a parallel prefix form of Carry Look-ahead Adder. The parallel prefix graph which contains carry operator nodes represents the LFA.…”

Section: Ladner-fischer Addermentioning

confidence: 99%

FPGA Implementation of Adaptive Absolute SCORE Algorithm for Cognitive Radio Spectrum Sensing with WTM and LFA

Kumar¹,

Bikshalu²

2021

IJIES

View full text Add to dashboard Cite

Cognitive Radio (CR) is generally a wireless communication system that has the ability to improve the network’s system-capacity. Since, the white space or temporally unused spectrum are used to enhance the systemcapacity and the important operation involved in the cognition cycle is spectrum sensing. This spectrum sensing supports the Cognitive Radio users to adjust with the environment by identifying the white/vacant spaces without creating any interference to the primary user communication. The traditional filters such as Finite Impulse Response (FIR) filters and median filters used in the spectrum sensing obtains high area utilization in Cognitive Radio. In order to overcome this, an Adaptive Absolute SCORE (AAS) technique is developed based on the FIR for improving the sensing function and radio sensitivity. The area and frequency of the AAS are enhanced by using the Wallace tree multiplier (WTM) and Ladner-Fischer Adder (LFA) in the design of the FIR. The proposed architecture used for the spectrum sensing is named as AAS-WTM-LFA. This AAS-WTM-LFA architecture is developed in the Xilinx tool for different Virtex devices. The performance of AAS-WTM-LFA is analyzed in terms of LUT, slices, flip flops, bonded Input and Output Block (IOB), frequency and power. Additionally, the quality of signal processed through the AAS-WTM-LFA architecture is analyzed as Bit Error Rate (BER) and False Acceptance Rate (FAR). Additionally, the AAS-WTM-LFA architecture is compared with ACS, AAS, AAS-CSLA, AAS-R8-CSA and AASR8-CSLA. The number of LUT for AAS-WTM-LFA architecture is 247 for Spartan 6 device, that is less when compared to the remaining architectures.

show abstract

“…Each black cell encloses only one OR logic gate and two AND logic gates. Each gray cell contains only one AND logic gate [23]. This 32 bit design of LFA is coded by VHDL and viewed the test bench waveform and analysed the performance and noted the results.…”

Section: Ladner Fischer Adder (Lfa)mentioning

confidence: 99%

Design and Analysis of 32-bit Parallel Prefix Adders for Low Power VLSI Applications

Daphni¹,

Grace²

2019

Adv. sci. technol. eng. syst. j.

View full text Add to dashboard Cite

The basic processes like addition, subtraction can be done using various types of binary adders with dissimilar addition times (delay), area and power consumption in any digital processing applications. To minimize the Power Delay Product (PDP) of Digital Signal Processing (DSP) processors is necessary for high performance in Very Large Scale Integration (VLSI) applications. In this paper, a 32-bit various Parallel Prefix adders design is proposed and compared the performance results on the aspects of area, delay and power. Implementation (Simulation and Synthesis) results really achieve significant improvement in power and power-delay product when compared with the previous bit adders which is used in processors. To reduce the power, here apply the energy recovery logic like power gating technique for all three adders. All the simulations and synthesis results can be noted using Xilinx ISE 14.2i tool.

show abstract

Design of Efficient 16-Bit Parallel Prefix Ladner-Fischer Adder

Cited by 9 publications

References 8 publications

Gecikme, alan, güç ve enerji açısından hibrit paralel toplayıcılar için karşılaştırmalı bir performans değerlendirmesi

Gecikme, alan, güç ve enerji açısından hibrit paralel toplayıcılar için karşılaştırmalı bir performans değerlendirmesi

FPGA Implementation of Adaptive Absolute SCORE Algorithm for Cognitive Radio Spectrum Sensing with WTM and LFA

Design and Analysis of 32-bit Parallel Prefix Adders for Low Power VLSI Applications

Contact Info

Product

Resources

About