Design of reconfigurable LFSR for VLSI IC testing in ASIC and FPGA

Devika, K.; Bhakthavatchalu, Ramesh

doi:10.1109/iccsp.2017.8286506

Cited by 36 publications

(5 citation statements)

References 13 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…The output of the Xor gate is given as feedback in the reconfigurable LFSR. By this we can generate all the 2 n-1 exhaustic pattern and improve fault coverage [6]. Hybrid LFSR reduces number of Xor gate by this we can reduce the energy by 64% when the d-ff is idle.…”

Section: Fig:3 N-bit Modular Lfsrmentioning

confidence: 98%

Design and Testing Parallel Prefix Adders using Reconfigurable LFSR in FPGA

Munnur¹

2019

IJRASET

View full text Add to dashboard Cite

The main criteria of this paper is to design Reconfigurable Linear Feedback Shift Register (LFSR) for very large scale integration(VLSI) of Integrated Circuit(IC) testing .Comparability to the Automatic Test Equipment(ATE) the Logic Built In Self Test(LBIST) has take into popularity. This logic built which helps in built testing with the help of additional hardware construction indoors the circuit. Thus doesn't contains the test pattern but they generate by the testing circuits. By this can out down the testing cost substantially. LFSR is mostly used as a test pattern generate for IC testing. To improve the fault coverage of IC testing in logic BIST using Reconfigurable LFSR. It is configurable to generate the maximum length of the pattern depending on the feedback polynomial that provide as per requirement. In this paper, the proposed reconfigurable LFSR of four structural represented in modular, standard, hybrid and complete LFSR is simulated in different sizes (8,16,32,64) in Xilinx Spartan 3E with an application of Parallel Prefix Adder (konge stone) of 16-bit.This simulation results shows the increasing of

show abstract

Section: Fig:3 N-bit Modular Lfsrmentioning

confidence: 98%

Design and Testing Parallel Prefix Adders using Reconfigurable LFSR in FPGA

Munnur¹

2019

IJRASET

View full text Add to dashboard Cite

show abstract

“…It uses a set of shift registers connected in serial to create the random series [8]. This method LFSR is considered low complexity and could be implemented either using simple shift registers or using field programmable gate array (FPGA) [9]. The random number generation (RNG) was introduced to use in security applications and in cryptography [10], there is a real need for a random sequence with reasonable randomness probability to use in data ciphering [5].…”

Section: Introductionmentioning

confidence: 99%

Implementation and performance evaluation of multi level pseudo random sequence generator

2023

View full text Add to dashboard Cite

In this paper, introduce a proposed multi-level pseudo-random sequence generator (MLPN). Characterized by its flexibility in changing generated pseudo noise (PN) sequence according to a key between transmitter and receiver. Also, introduce derive of the mathematical model for the MLPN generator. This method is called multi-level because it uses more than PN sequence arranged as levels to generation the pseudo-random sequence. This work introduces a graphical method describe the data processing through MLPN generation. This MLPN sequence can be changed according to changing the key between transmitter and receiver. The MLPN provides different pseudo-random sequence lengths. This work provides the ability to implement MLPN practically in more than one method such as microcontroller or field programmable gate array (FPGA). In this paper discusses MLPN performance using MATLAB as compared with golden PN sequence generator with different modulation schemes such as binary phase-shift keying (BPSK), quadrature phase-shift keying (QPSK), and quadrature amplitude modulation 16QAM. The simulation results show that MLPN performs almost likely golden PN sequence but sure with advantage its flexibility to change generated MLPN between transmitter and receiver. The MLPN sequence is applicable in the same field of PN sequence applications such as code division multiple access (CDMA), spread spectrum system (SSS), and data scrambling.

show abstract

“…Geliştiriciler tarafından istenildiği zaman yeniden yapılandırılabilmesi ve tasarım girişi, sentez, programlama için güçlü araçları barındırması FPGA'ların kullanımını arttırmaktadır. Tamamen paralel yapıya sahip mimariler tasarlamak için Application Specific İntegrated Circuit (ASIC) ve Very Large Scale Integration (VLSI) teknolojileri kullanılabilir ancak bu çiplerin geliştirilmesi hem maliyetlidir hem de oldukça zaman almaktadır [9][10][11][12]. Bunlara ek olarak, bu çiplerde tasarım sadece bir hedef uygulama için uygundur yani RF için geliştirilmiş bir çip sadece bu görevi gerçekleştirir.…”

Section: Introductionunclassified

Random Forest Algoritmasının FPGA Üzerinde Gerçekleştirilerek Performans Analizinin Yapılması

Kumral

Topal

Ersoy

et al. 2022

ECJSE

View full text Add to dashboard Cite

Random Forest (RF), rastgele oluşturulmuş birden çok karar ağacının çıktısını birleştiren, regresyon ve sınıflandırma problemlerini çözmek için kullanılan bir makine öğrenme algoritmasıdır. RF algoritması, karar ağaçlarının tahminlerinden yola çıkarak sonuca ulaşmayı sağlar. Ormandaki ağaç sayısının artması algoritma sonucunun kesinliğini arttırır. RF algoritması ormandaki karar ağaçları üzerinde rastgele ve sürekli olarak işlem gerçekleştirdiği için paralel mimaride platformlar üzerinde çalıştırılması ile olumlu sonuçlar elde edilebilir. Field Programmable Gate Array (FPGA) entegre devreler, paralel işlem yapabilme yeteneğine sahip olduğundan, RF algoritmasının donanım üzerinde gerçekleştirilen uygulamalarında kullanılması performansı arttırmaktadır. Gerçekleştirilen çalışmada RF algoritması sayısal bir veri seti ile hem MATLAB üzerinde hem de FPGA üzerinde çalıştırılarak sınıflandırma işlemleri gerçekleştirilmiştir. Algoritmadaki işlem modüllerinin ve tüm mantıksal tasarımların geliştirilmesi aşamalarında Very High Speed Integrated Circuit Hardware Description Language (VHDL) kullanılmıştır. VHDL ile oluşturulan tüm tasarımlar Xilinx ISE geliştirme ortamında gerçekleştirilmiştir. Bilgisayar işlemcisi üzerinde MATLAB kullanılarak çalıştırılan ve FPGA mimarisi üzerinde çalıştırılan RF algoritmasının performans, doğruluk ve bellek kullanım oranları açısından karşılaştırmaları yapılarak elde edilen sonuçlar incelenmiştir. Gerçekleştirilen çalışma sonucunda, RF gibi yoğun işlemler ve hesaplamalar yürüten uygulamalarda FPGA kullanımının performans ve bellek kullanımı yönünden bilgisayar işlemcilerine kıyasla yüksek oranda başarı sağladığı görülmüştür.

show abstract

Design of reconfigurable LFSR for VLSI IC testing in ASIC and FPGA

Cited by 36 publications

References 13 publications

Design and Testing Parallel Prefix Adders using Reconfigurable LFSR in FPGA

Design and Testing Parallel Prefix Adders using Reconfigurable LFSR in FPGA

Implementation and performance evaluation of multi level pseudo random sequence generator

Random Forest Algoritmasının FPGA Üzerinde Gerçekleştirilerek Performans Analizinin Yapılması

Contact Info

Product

Resources

About