IJTAG (Internal JTAG): A Step Toward a DFT Standard

Rearick, Jeff; Eklow, B.; Posse, K.; Crouch, Alfred L.; Bennetts, Ben

doi:10.1109/test.2005.1584044

Cited by 43 publications

(25 citation statements)

References 8 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…This is in line with the widespread use of 1149.1 in ad hoc access to on-chip test and debug features [2]. Therefore, P1687 has received the informal name of IJTAG (Internal JTAG).…”

Section: Overview Of P1687 and Review Of Prior Workmentioning

confidence: 72%

Design automation for IEEE P1687

Zadegan

Ingelsson

Carlsson

et al. 2011

2011 Design, Automation &Amp; Test in Europe

View full text Add to dashboard Cite

Abstract-The IEEE P1687 (IJTAG) standard proposal aims at standardizing the access to embedded test and debug logic (instruments) via the JTAG TAP. P1687 specifies a component called Segment Insertion Bit (SIB) which makes it possible to construct a multitude of alternative P1687 instrument access networks for a given set of instruments. Finding the best access network with respect to instrument access time and the number of SIBs is a time-consuming task in the absence of EDA support. This paper is the first to describe a P1687 design automation tool which constructs and optimizes P1687 networks. Our EDA tool, called PACT, considers the concurrent and sequential access schedule types, and is demonstrated in experiments on industrial SOCs, reporting total access time and average access time.

show abstract

“…This is in line with the widespread use of 1149.1 in ad hoc access to on-chip test and debug features [2]. Therefore, P1687 has received the informal name of IJTAG (Internal JTAG).…”

Section: Overview Of P1687 and Review Of Prior Workmentioning

confidence: 72%

Design automation for IEEE P1687

Zadegan

Ingelsson

Carlsson

et al. 2011

2011 Design, Automation &Amp; Test in Europe

View full text Add to dashboard Cite

show abstract

“…Метод считывания выходных откликов посредством различных интерфейсов тре-бует наличия в ПЛИС интерфейса, например JTAG, поддерживающего расширенный функционал [6][7][8]. Использование данного метод облегчает проведение функциональ-ного контроля некоторых встроенных блоков ПЛИС.…”

Section: рис 2 схема работы метода Ilaunclassified

Conducting functional control of field-programmable gate arrays

Ogurtsov¹

2017

VESTNIK of Samara University. Aerospace and Mechanical Engineer

View full text Add to dashboard Cite

Описываются подходы к проведению функционального контроля программируемых логических интегральных схем (ПЛИС). Рассматривается существующее оборудование, позволяющее проводить функциональный контроль ПЛИС. Приводится таблица сравнения основных параметров представленной на рынке аппаратуры. Даны основные параметры аппаратуры, позволяющие упростить процесс проведения функционального контроля ПЛИС. По итогам анализа приводятся основные достоинства и недостатки использования данной аппаратуры. Описываются основные методы проведения функционального контроля ПЛИС. При разработке алгоритмов вся внутренняя структура ПЛИС разделяется на две отдельные функционально независимые части. Первая часть -это внутренняя программируемая логика, а вторая -встроенные в ПЛИС функциональные блоки. Приводятся примеры алгоритмов, разработанных на основе описанных методов, и конфигурационные прошивки, созданные при помощи этих алгоритмов. Разработанные алгоритмы осуществляют функциональный контроль внутренней логики, а также встроенных в ПЛИС функциональных блоков. При создании алгоритмов функционального контроля внутренней логики использован метод повторяющихся тестовых множеств. Для контроля встроенных в ПЛИС функциональных блоков используется метод создания схем самодиагностики. Введение В настоящее время при разработке радиоэлектронной аппаратуры широкое при-менение получили программируемые логические интегральные схемы, что связано в первую очередь с большой логической ёмкостью современных ПЛИС, позволяющей реализовывать функционально сложные устройства с высокими частотными характе-ристиками на одном кристалле интегральной схемы. Высокая степень интеграции и большое количество встроенных функциональных блоков ПЛИС ведёт к увеличению вероятности возникновения функционального дефекта, приводящего в дальнейшем к неправильному функционированию разрабатываемой аппаратуры. Поэтому при испы-таниях важно не только проведение параметрического, но и функционального контроля ПЛИС. Возникновение дефектов также может быть обусловлено нарушением правил транспортировки ПЛИС и наличием на рынке большого числа контрафактных изделий, в том числе микросхем, уже снятых с производства, но до сих пор применяемых в не-которых образцах аппаратуры. Поэтому проведение функционального контроля позво-ляет подтвердить возможность использования ПЛИС в высоконадёжной аппаратуре при заданных условиях внешних воздействующих факторов и при заданных характери-стиках.

show abstract

“…The IEEE Standard 1149.1 (a.k.a. JTAG (Joint Test Action Group)) [1], originally intended for board test, has proved to be useful in ad hoc access to on-chip infrastructure [2]. However, there is a lack of flexibility and scalability.…”

Section: Introductionmentioning

confidence: 99%

“…However, there is a lack of flexibility and scalability. The IEEE P1687 standard proposal [2], [3], [4], [5], [6] aims to address the need of standardization, by describing a flexible data transport infrastructure (called network) to interface JTAG to the chip internal instruments. P1687 has therefore received the informal name of Internal JTAG (IJTAG).…”

Section: Introductionmentioning

confidence: 99%

Special session 9B: Embedded tutorial embedded DfT instrumentation: Design, access, retargeting and case studies

Larsson

2013

2013 IEEE 31st VLSI Test Symposium (VTS)

View full text Add to dashboard Cite

Abstract:As semiconductor technologies enables highly advanced an complex integrated circuits (ICs), there is an increasing need to have more embedded design-for-test (DfT) instruments for test, debug, diagnosis, configuration, monitoring, etc. As these instruments are to be used not only at chip-level but also at board-level and system-level, a key challenge is how to access these instruments from chip terminals in a low-cost, non-intrusive, standardized, flexible and scalable manner. The well-adopted IEEE 1149.1 (Joint Test Action Group (JTAG)) standard offers lowcost, non-intrusive and standardized access but lacks flexibility and scalability, which is addressed by the on-going IEEE P1687 (Internal JTAG (IJTAG)) standardization initiative. We will discuss the need of embedded instrumentation, the shortcomings of IEEE 1149.1, the features and challenges of IEEE P1687, as well as cases studies on the usage of IEEE P1687.

show abstract

IJTAG (Internal JTAG): A Step Toward a DFT Standard

Cited by 43 publications

References 8 publications

Design automation for IEEE P1687

Design automation for IEEE P1687

Conducting functional control of field-programmable gate arrays

Special session 9B: Embedded tutorial embedded DfT instrumentation: Design, access, retargeting and case studies

Contact Info

Product

Resources

About