Power and Design for Test: A Design Automation Perspective

Colle, Aurelia De; Ramnath, S.; Hirech, M.; Chebiyam, Subramanian

doi:10.1166/jolpe.2005.008

Cited by 10 publications

(2 citation statements)

References 0 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…Existing techniques such as special scan cells [25], modified test data decompressor IP [22], etc., help reduce power dissipation but may not always yield optimal results as some of the benefits may be local and not propagated across the system. Intelligent DFT architecture and test scheduling can provide substantial system-wide power optimization.…”

Section: Multi-mode Dft Techniquesmentioning

confidence: 99%

Test strategies for low power devices

Ravikumar

Hirech

Wen

2008

Proceedings of the Conference on Design, Automation and Test in Europe

View full text Add to dashboard Cite

Ultra low-power devices are being developed for embedded applications in bio-medical electronics, wireless sensor networks, environment monitoring and protection, etc. The testing of these low-cost, low-power devices is a daunting task. Depending on the target application, there are stringent guidelines on the number of defective parts per million shipped devices. At the same time, since such devices are cost-sensitive, test cost is a major consideration. Since system-level power-management techniques are employed in these devices, test generation must be powermanagement-aware to avoid stressing the power distribution infrastructure in the test mode. Structural test techniques such as scan test, with or without compression, can result in excessive heat dissipation during testing and damage the package. False failures may result due to the electrical and thermal stressing of the device in the test mode of operation, leading to yield loss. This paper considers different aspects of testing low-power devices and some new techniques to address these problems.

show abstract

Section: Multi-mode Dft Techniquesmentioning

confidence: 99%

Test strategies for low power devices

Ravikumar

Hirech

Wen

2008

Proceedings of the Conference on Design, Automation and Test in Europe

View full text Add to dashboard Cite

show abstract

“…Multi-V dd designs with multiple voltage islands use level shifters to communicate logic values across logic blocks that operate under dierent voltage settings [178]. In the multivoltage-aware scan cell ordering technique [179], scan cells operating under the same voltage levels are connected together, so that the number of the required level shifters to communicate the test data from one scan cell to another is minimized. Furthermore, power dissipation is reduced due to the minimal use of the level shifters during test.…”

Section: Multi-v Dd Test Methodsmentioning

confidence: 99%

Advanced methods for testing multi-core SoCs

Vartziotis¹,

Βαρτζιώτης²

View full text Add to dashboard Cite

Είμαστε στην αυγή της νέας εποχής του «Ιντερνέτ των πραγμάτων». Νέα, καινοτόμα «πράγματα» για τον ιδιώτη και τις επιχειρήσεις εμφανίζονται με ολοένα αυξανόμενο ρυθμό και υπόσχονται να βελτιώσουν την ποιότητα της ζωής μας αλλά και την εικόνα της παγκόσμιας οικονομίας. Κοιτώντας βαθιά μέσα στον εγκέφαλό των «πραγμάτων» μπορούμε να δούμε επεξεργαστές που ακολουθούν τον σχεδιασμό του συστήματος σε ολοκληρωμένο. Η μείωση του κόστους παραγωγής και η διαχείριση της καταναλισκόμενης ισχύος των συστημάτων σε ολοκληρωμένα αποτελούν ίσως τις σημαντικότερες προκλήσεις που αντιμετωπίζει σήμερα η βιομηχανία κατασκευής τους. Υπό το παραπάνω πρίσμα, η βιομηχανία αναζητά συνεχώς νέες, πιο αποτελεσματικές σχεδιαστικές λύσεις ως προς το κόστος και τη διαχείριση ισχύος για τα προϊόντα της. Μια από αυτές τις λύσεις είναι και η τεχνική της δυναμικής κλιμάκωσης της τάσης και της συχνότητας λειτουργίας ενός συστήματος σε ολοκληρωμένο, καθώς και η δημιουργία ξεχωριστών νησίδων τάσεων λειτουργίας. Ωστόσο, η χρήση των παραπάνω τεχνικών επηρεάζει σημαντικά την διαδικασία ελέγχου ορθής λειτουργίας του συστήματος σε ολοκληρωμένο τόσο ως προς την διαδικασία όσο και ως προς το κόστος. Η έρευνά μας εστιάζει στην ανάπτυξη ολοκληρωμένων, αποτελεσματικών και υπολογιστικά φιλικών μεθοδολογιών ικανών να ελαχιστοποιήσουν το κόστος ελέγχου ορθής λειτουργίας μικρών, μεγάλων και πολύ μεγάλων πολυπύρηνων συστημάτων σε ολοκληρωμένα. Θεωρούμε ότι τα συστήματα σε ολοκληρωμένα εφαρμόζουν τεχνικές διαχείρισης ισχύος όπως η δυναμική κλιμάκωση της τάσης και της συχνότητας λειτουργίας και οι νησίδες τάσης λειτουργίας και ότι ο έλεγχος ορθής λειτουργίας διεξάγεται υπό ένα σύνολο περιορισμών σχετικών με την κατανάλωση ισχύος.

show abstract

Test of Power Management Structures

Kassab

Tehranipoor

2009

Power-Aware Testing and Test Strategies for Low Power Devices

View full text Add to dashboard Cite

Power and Design for Test: A Design Automation Perspective

Cited by 10 publications

References 0 publications

Test strategies for low power devices

Test strategies for low power devices

Advanced methods for testing multi-core SoCs

Test of Power Management Structures

Contact Info

Product

Resources

About