Projeto de um Processador de Rede Intra-Chip para Controle de Comunicação entre Múltiplos Cores

Abstract

O projeto de processadores com arquiteturas multicore é a atual alternativa para o aumento de desempenho demandado pelo grande volume de processamento de informação. Estes projetos levam à necessidade da definição de mecanismos eficientes de comunicação entre os núcleos do chip. Neste artigo é apresentado o projeto de um processador de rede intra-chip responsável por gerenciar e controlar a comunicação entre os múltiplos núcleos do chip. Para análise do desempenho do processador de rede foi utilizada a linguagem ArchC, que permitiu a simulação do comportamento da arquitetura com precisão de ciclos. Na conclusão verificou-se, através dos experimentos, que a nova arquitetura apresenta um ganho de desempenho relação aos processadores R2NP e IXP1200, devido à organização interna e do controle dos periféricos responsáveis por estabelecer a comunicação.