Recency-based TLB preloading

SaulsburyAshley,; DahlgrenFredrik,; StenströmPer,

doi:10.1145/342001.339666

Cited by 32 publications

(60 citation statements)

References 16 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…In order to reduce TLB misses, the following methods have been proposed: utilizing TLB entries efficiently by enlarging the page size [9], pre-registering the information in the page table by estimating TLB misses [10], and scheduling processes to prevent TLB misses [11]. In [9], TLB misses are reduced by reducing the number of TLB entries per memory size, whereas in [10] registers the memory use in the TLB entry is registered before the memory is accessed.…”

Section: Related Workmentioning

confidence: 99%

See 1 more Smart Citation

Fast Control Method of Software-Managed TLB for Reducing Zero-Copy Communication Overhead

Yamauchi

Tsuruya

Takahashi

2015

IEICE Trans. Inf. & Syst.

View full text Add to dashboard Cite

SUMMARYMicrokernel operating systems (OSes) use zero-copy communication to reduce the overhead of copying transfer data, because the communication between OS servers occurs frequently in the case of microkernel OSes. However, when a memory management unit manages the translation lookaside buffer (TLB) using software, TLB misses tend to increase the overhead of interprocess communication (IPC) between OS servers running on a microkernel OS. Thus, improving the control method of a software-managed TLB is important for microkernel OSes. This paper proposes a fast control method of software-managed TLB that manages page attachment in the area used for IPC by using TLB entries, instead of page tables. Consequently, TLB misses can be avoided in the area, and the performance of IPC improves. Thus, taking the SH-4 processor as an example of a processor having a software-managed TLB, this paper describes the design and the implementation of the proposed method for AnT operating system, and reports the evaluation results of the proposed method.

show abstract

Section: Related Workmentioning

confidence: 99%

“…In [9], TLB misses are reduced by reducing the number of TLB entries per memory size, whereas in [10] registers the memory use in the TLB entry is registered before the memory is accessed. In contrast, the proposed method manages a specific area by using TLB entries without using page tables.…”

Section: Related Workmentioning

confidence: 99%

Fast Control Method of Software-Managed TLB for Reducing Zero-Copy Communication Overhead

Yamauchi

Tsuruya

Takahashi

2015

IEICE Trans. Inf. & Syst.

View full text Add to dashboard Cite

show abstract

“…Saulsbury et al [23] proposed a recency-based TLB preloading. It maintains the TLB information in a Mattson stack, and preloads adjacent entries in the stack upon a TLB miss.…”

Section: Related Workmentioning

confidence: 99%

Coterminous locality and coterminous group data prefetching on chip-multiprocessors

Shi¹,

Zhang²,

Peir³

et al. 2006

Proceedings 20th IEEE International Parallel &Amp; Distributed Processing Symposium

View full text Add to dashboard Cite

show abstract

“…Additionally, several solutions have been proposed to minimize TLB miss rate and latency, and thus improve TLB performance: tunning TLB size or associativity [20], multiple TLB levels, different page sizes (superpages) [82], or prefetching [75]. However, most of these proposal targeted uniprocessors.…”

Section: Boosting Tlb Performancementioning

confidence: 99%

Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors

García¹

View full text Add to dashboard Cite

AcknowledgmentCuatro años de esfuerzo dan para mucho. Echándo la vista atrás, muchas son las personas que me han apoyado, muchos los que me han escuchado. Gracias a todos.A Ramón y Lola. Sin ellos, sin su apoyo y su amor, no habría llegado hasta aquí. Sin su inspiración no habría siquiera empezado el camino. Ellos plantaron la semilla de la curiosidad, tan necesaria para superar la frustración y las dificultades a las que todo investigador tiene que enfrentar en su camino.A Víctor. Hermano y amigo. El espejo en el que me miro. Me has dado fuerza en cada etapa de mi vida. Gracias por todo. Habrá que pensar una buena ruta en bici para celebrarlo.A Carla. Por su paciencia, por su ayuda, por respaldarme cuando lo he necesitado. Siempre me has animado a seguir adelante y has permanecido a mi lado en cada etapa del doctorado. Más que eso, eres uno de los pilares principales de mi vida.A Salomé, Eloy y Sergio. Por quererme y aceptarme como uno más de la familia. Realmente yo lo siento del mismo modo. Gracias.A mis amigos. Samuel, Eduardo, Manolo. Ya sea jugando a algún juego, organizándo viajes juntos, o saliendo de fiesta o a tomar algo, siempre habéis estado ahí, siendo partícipes de mis logros y mis frustraciones. Tanto como yo de las vuestras. Y espero que siga siendo así por muchos, muchos años.Allá por 2007 empezaba mi andadura por la universidad, hace ya diez años.Ésta ha sido mi segunda casa, y le debo mucho. Y tengo muchos que agradecer también a toda la gente que he conocido en este etapa. Incluyendoéstaúltima fase en el Grupo de Arquitecturas Paralelas.Por supuesto y ante todo a mis directores, Alberto, Antonio y Maria Engracia. Me habéis guiado e inspirado, desafiado y ayudado en cada etapa de mi doctorado. Vuestra paciencia y esfuerzo han sido claves para la consecución de este trabajo. He aprendido mucho durante estos años. No sólo en materia de arquitectura de computadores, sino también en investigación científica; a amarla, a observar los pequeños detalles, a analizar los datos y entender qué esta ocurriendo para así poder seguir avanzando. Ellos han cambiado mi vida, profesional y personal, para siempre.A Núria, Salva y Eduardo. No nos vemos tanto como antes, nuestras vidas, sus obligaciones, nos alejan. Pero aún nos quedarán esas tardes de cervezas para ponernos al día. Siempre.A mis compañeros de laboratorio. José Vicente, José María, Migue, Vicent, Joan, Fran, Javi, Roberto, Carlos, Santi, y un largo etcétera. A los que se fueron, Knut, Mario, Crispín. Tantos y tantos. A todos os debo algo. Lo que ha unido el BoardGameArena que no lo separen nuestras exitosas carreras en el extranjero, como un tren de mercancías desbocado y sin frenos. Y por supuesto a Ricardo. El verdadero pilar del laboratorio, en lo técnico y en lo personal. Tu increible paciencia y dedicación te hacen pieza central del trabajo de todos nosotros en el grupo.

show abstract

Recency-based TLB preloading

Cited by 32 publications

References 16 publications

Fast Control Method of Software-Managed TLB for Reducing Zero-Copy Communication Overhead

Fast Control Method of Software-Managed TLB for Reducing Zero-Copy Communication Overhead

Coterminous locality and coterminous group data prefetching on chip-multiprocessors

Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors

Contact Info

Product

Resources

About