Матричний Помножувач За Модулем Для Криптографічних Перетворень

Abstract

Сьогодні для шифрування даних найбільш широко застосовують три види шифраторів: апаратні, програмно-апаратні і програмні. Їх основна відмінність полягає не лише у способі реалізації шифрування та ступеня надійності захисту даних, але й ціною, що часто стає для користувачів визначальним чинником. Незважаючи на те, що ціна апаратних шифраторів істотно вища ніж програмних, різниця в ціні не спів-ставна із значним підвищенням якості захисту інформації. Апаратне шифрування має низку вагомих переваг перед програмним шифруванням, одна з яких – більш висока швидкодія. Апаратна реалізація гарантує цілісність процесу шифрування. При цьому генерування і збереження ключів, а також шифрування, здійснюється у самій платі шифратора, а не в операційній пам’яті комп’ютера. З огляду на це, розробка швидкодіючих операційних блоків апаратних процесорів для асиметричного шифрування, не дивлячись на їх високу вартість, є актуальною науковою та прикладною задачею. У цій статті проводиться аналіз сучасних підходів до множення чисел за модулем, виділено їх сильні та слабкі сторони. Досліджено алгоритм множення з покроковим формуванням часткових і проміжних залишків, що в свою чергу, не потребує ви-конання попередніх обчислень, а всі обчислення не виходять за діапазон розрядної сітки модуля. Як результат, розроблено синхронний матричний помножувач, який містить n блоків схем І, n-1 FPR і єдиний FIR з регістром проміжного залишку, що буде корисним для криптографічних перетворень в системах з підвищеними вимогами до швидкодії та рівня інформаційної безпеки (наприклад, в критичній інформаційній інфраструктурі).