A coplanar CMOS power switch

Habekotte, E.; Hoefflinger, B.; Renker, W.; Zimmer, G.

doi:10.1109/jssc.1981.1051576

Cited by 10 publications

(3 citation statements)

References 13 publications

Supporting

Mentioning

Contrasting

Order By: Relevance

“…The integrated high-voltage and low-voltage CMOS technology offers circuit performance advantages over N-channel technology in terms of power dissipation and speed, and also offers some additional flexibility in circuit design unavailable otherwise. Several efforts have been made to develop an integrated high-and low-voltage CMOS technology (1)(2)(3). A high-and low-voltage SOS/CMOS technology has been described in (1).…”

Section: Introductionmentioning

confidence: 99%

“…A high-and low-voltage SOS/CMOS technology has been described in (1). Integrated bulk silicon CMOS devices (2,3) have been fabricated by utilizing deep impurity diffusion which creates isolated wells of opposite dopant to the substrate. The drain depletion region in such a design expands vertically and the breakdown voltage is thus limited by the depth of the diffused well.…”

Section: Introductionmentioning

confidence: 99%

See 1 more Smart Citation

Integrated high and low voltage CMOS technology

Rumennik

Heald²

1982

1982 International Electron Devices Meeting

View full text Add to dashboard Cite

Novel, complementary high-and low-voltage MOS transistors are described. The high-voltage CMOS transistors were designed and fabricated using the same shallow well as that of low-voltage CMOS transistors, thus enabling integration of the devices without the use of dielectric isolation. The high voltage p-channel transistor is built inside of the n-type well and the p-type offset channel is used to separate the drain area from the gate, which has the same oxide thickness and threshold voltage as a low-voltage p-channel transistor. The high-voltage n-channel devices are built in the high resistivity p-type substrate, using an n-type offset channel to separate the N+-drain and the gate. The high-and low-voltage CMOS transistors were fabricated using 55-75 ohmcm, p-type substrate with a minimum channel length of 8 microns for the high-voltage and 2 microns for the low-voltage transistors. Drain to source breakdown voltages above 250V and above 25V have been demonstrated for the highvoltage and low-voltage transistors respectively.

show abstract

Section: Introductionmentioning

confidence: 99%

Section: Introductionmentioning

confidence: 99%

Integrated high and low voltage CMOS technology

Rumennik

Heald²

1982

1982 International Electron Devices Meeting

View full text Add to dashboard Cite

show abstract

“…The integration of high-voltage (HV) MOS devices with the low power modules in MOS technology lead to a dramatical increase of interest in these devices [89,90,91,92,93]. Nowadays, HV-MOS devices are used in a wide range of power applications such as switch-mode power supplies, motor drivers and power amplifiers.…”

Section: General Considerationsmentioning

confidence: 99%

Statistical charge-based modeling of 1/f noise in standard and high-voltage MOS transistors

Mavredakis¹,

Μαυρεδάκης²

View full text Add to dashboard Cite

Στις μέρες μας, οι εφαρμογές αναλογικών και ολοκληρωμένων κυκλωμάτων πολύ υψηλών συχνοτήτων (RFIC) σχεδιάζονται αποκλειστικά με τεχνολογία CMOS. Εκτός από τη συμβατική CMOS τεχνολογία, η HV-MOS τεχνολογία χρησιμοποιείται επίσης ευρέως σε συγκεκριμένες εφαρμογές όπως στη βιομηχανία αυτοκινήτων, σε επιστημονικές και ιατρικές εφαρμογές και σε ηλεκτρονικά είδη ευρείας κατανάλωσης. Η απόδοση τόσο της CMOS όσο και της HVMOS σχεδίασης μπορεί να περιοριστεί από το θόρυβο χαμηλών συχνοτήτων (LFN) που γίνεται ιδιαίτερα σημαντικός σε σύγχρονες τεχνολογίες μιας και είναι αντιστρόφως ανάλογος με το μήκος του καναλιού. Η μέση τιμή και η μεταβλητότητα του θορύβου χαμηλών συχνοτήτων είναι εξαρτώμενες τόσο από την επιφάνεια όσο και από τις συνθήκες πόλωσης του τρανζίστορ. Η μεταβλητότητα αυξάνει όσο οι διαστάσεις της διάταξης μειώνονται ενώ παρόμοια συμπεριφορά παρουσιάζει και η μέση τιμή του θορύβου. Η ίδια συμπεριφορά μπορεί να παρατηρηθεί όσον αφορά την εξάρτηση της μεταβλητότητας του 1/f θορύβου από την πόλωση. Ο 1/f θόρυβος στα HV- MOSFETs αναμένεται να δημιουργείται από τις ίδιες αιτίες όπως και στα συμβατικά MOSFETs μιας και οι ίδιες αρχές λειτουργίας διέπουν και τα δύο είδη αυτών των MOS διατάξεων εξαιτίας της ύπαρξης της διεπαφής οξειδίου. Tο βασικό ερώτημα ήταν αν κάποιο παρόμοιο φαινόμενο παρατηρείται στην drift περιοχή. Η ανάλυση μας έδειξε ότι η επέκταση του οξιδίου της πύλης στην επιφάνεια της drift περιοχής, μπορεί να προκαλέσει 1/f θόρυβο. Εξαιτίας της σημαντικής επίδρασης του LFN σε προηγμένη σχεδίαση αναλογικών και RF κυκλωμάτων, η χρήση σωστών, βασισμένων στη φυσική, συμπαγών μοντέλων τόσο για τη μέση τιμή όσο και για την στατιστική συμπεριφορά του LFN έχει γίνει αναγκαία για τις ανάγκες προσομοίωσης θορύβου. Στα πλαίσια αυτής της διατριβής, ένα συμπαγές, βασισμένο στα φορτία, μοντέλο τόσο για τη μέση τιμή όσο και για την μεταβλητότητα του 1/f θορύβου αναπτύχθηκε και επικυρώθηκε τόσο για τη συμβατική CMOS τεχνολογία όσο και για την HV-MOS τεχνολογία για πρώτη φορά.

show abstract