High-frequency noise measurements on MOSFETs with channel-lengths in sub-100 nm regime

Patalay, Pradeep R.; Jindal, R.P.; Shichijo, H.; Martin, Samuel P.; Hou, Fan-Chi; Trombley, Django

doi:10.1109/edst.2009.5166105

Cited by 9 publications

(6 citation statements)

References 16 publications

Supporting

Mentioning

Contrasting

Unclassified

Order By: Relevance

“…Because such excess noise effects are field-driven [14], it could be expected that they would increase sharply when entering the sub-100-nm regime, where channel length scales down much more rapidly than supply voltage, resulting in large lateral electric fields. Indeed, larger deviations from pure thermal noise have been experimentally observed in sub-100-nm channels [15], [16], while in extremely short channels (10 nm) full shot noise was measured [17]. In [18], where noise data of a large number of sub-100-nm devices from various foundry processes was analyzed, we demonstrated that this microscopic excess noise leads to a remarkably universal increase in thermal noise for decreasing channel length.…”

Section: Introductionmentioning

confidence: 86%

RF-Noise Modeling in Advanced CMOS Technologies

Smit

Scholten

Pijper

et al. 2014

IEEE Trans. Electron Devices

View full text Add to dashboard Cite

RF circuit design in deep-submicrometer CMOS technologies relies heavily on accurate modeling of thermal noise. Based on Nyquist's law, predictive modeling of thermal noise in MOSFETs was possible for a long time, provided that parasitic resistances and short-channel effects were properly accounted for. In sub-100-nm technologies, however, microscopic excess noise starts to play a significant role and its incorporation in thermal noise models is unavoidable. Here, we will review several crucial ingredients for accurate RF noise modeling, with emphasis on sub-100-nm technologies. In particular, a detailed derivation and discussion are presented of our microscopic excess noise model. It is shown to qualitatively explain the observed noise (across bias and geometry) in a wide range of commercially available sub-100-nm foundry processes. Besides, the impact of excess noise on the minimum noise figure is discussed.

show abstract

Section: Introductionmentioning

confidence: 86%

RF-Noise Modeling in Advanced CMOS Technologies

Smit

Scholten

Pijper

et al. 2014

IEEE Trans. Electron Devices

View full text Add to dashboard Cite

show abstract

“…7, along with the output of Eq. (16) fitted to the data from Patalay et al 9 Agreement is found in the noise behavior and the gradual suppression of shot noise at the higher V GS value.…”

Section: Discussionmentioning

confidence: 99%

“…6 The transition between the two noise regimes in terms of the applied bias has been extensively documented as well. 7 Recently, new experiments have been carried out with ultra-short devices, 8,9 introducing the concept of shot noise in nanoscale MOSFETs. The new-found results are similar in nature to those observed in thermionic valves and silicon diodes.…”

Section: Introductionmentioning

confidence: 99%

Semi-classical noise investigation for sub-40nm metal-oxide-semiconductor field-effect transistors

2015

View full text Add to dashboard Cite

Device white noise levels in short channel Metal-Oxide-Semiconductor Field-Effect Transistors (MOSFETs) dictate the performance and reliability of high-frequency circuits ranging from high-speed microprocessors to Low-Noise Amplifiers (LNAs) and microwave circuits. Recent experimental noise measurements with very short devices demonstrate the existence of suppressed shot noise, contrary to the predictions of classical channel thermal noise models. In this work we show that, as the dimensions continue to shrink, shot noise has to be considered when the channel resistance becomes comparable to the barrier resistance at the source-channel junction. By adopting a semi-classical approach and taking retrospectively into account transport, short-channel and quantum effects, we investigate the partitioning between shot and thermal noise, and formulate a predictive model that describes the noise characteristics of modern devices.

show abstract

“…Additionally, it is proven that for constant V DS , δ decreases when V GS increases. Thermal noise parameter seems to increase for n-MOS devices down to 40 nm, recently reported in [173,183,207] for operation in strong inversion and saturation.…”

Section: Design Parametersmentioning

confidence: 73%

Nanoscale RF CMOS transceiver design

Αντωνόπουλος¹

View full text Add to dashboard Cite

Η παρούσα διατριβή, παρέχει κατευθυντήριες γραμμές για σχεδίαση RF κυκλωμάτων, πολύ χαμηλής κατανάλωσης, εστιάζοντας στην σχεδίαση ενισχυτών χαμηλού θορύβου (LNA). Για τον σκοπό αυτό, έχει υλοποιηθεί, μετρηθεί, χαρακτηριστεί και μοντελοποιηθεί τεχνολογία 90 nm της TSMC, από συνθήκες μηδενικής συχνότητας (DC) μέχρι RF. Οι παρασιτικές χωρητικότητες που εμφανίζονται στις μετρήσεις RF και θορύβου, λόγω της ύπαρξης των δομών για την ηλεκτρική επαφή (pads) και των γραμμών μεταφοράς, έχουν αφαιρεθεί από τις δομές που μελετήθηκαν, μέσω συγκεκριμένων τεχνικών (de-embedding). Ο θερμικός θόρυβος των CMOS διατάξεων έχει μελετηθεί μέσω παραμέτρων θορύβου, οι οποίες μοντελοποιούνται και επαληθεύονται μέσω μετρήσεων για πρώτη φορά, για διάφορα μήκη καναλιού, ως προς έναν χαρακτηριστικό δείκτη αναστροφής στο κανάλι του MOS transistor, ονόματι δείκτης αναστροφής. Το βέλτιστο σημείο πόλωσης για την ελαχιστοποίηση του θορύβου, επιτυγχάνεται κοντά σε μέτρια επίπεδα αναστροφής και φαίνεται να μετατοπίζεται προς το μέσο της περιοχής μέτριας αναστροφής, με την μείωση του μήκους καναλιού. Η RF απόδοσή των ενεργών δομών της τεχνολογίας μελετάται μέσω χαρακτηριστικών δεικτών απόδοσης, οι οποίοι εξετάζονται ως προς το μήκος καναλιού και τον δείκτη αναστροφής, παρουσιάζοντας αντίστοιχη συμπεριφορά με τους δείκτες θορύβου.Τα αποτελέσματα επικυρώνονται με το συμπαγές μοντέλο EKV3.Εντέλει, παρουσιάζονται εφαρμογές όλων των παραπάνω χαρακτηριστικών απόδοσης, σε ολοκληρωμένα κυκλώματα ενισχυτών χαμηλού θορύβου. Η βέλτιστη απόδοση ενός cascode LNA στα 5 GHz επιτυγχάνεται κάνοντας χρήση του εξαχθέντος EKV3 μοντέλου, χρησιμοποιώντας τις κατευθυντήριες γραμμές που προτείνονται στα πλαίσια της διατριβής. Ο ενισχυτής πολώνεται στην περιοχή της μέτριας αναστροφής, επιτυγχάνοντας πολύ υψηλή απόδοση, λαμβάνοντας υπόψη όλους τους επιμέρους δείκτες απόδοσης, όπως κέρδος, θόρυβος, κατανάλωση,

show abstract

High-frequency noise measurements on MOSFETs with channel-lengths in sub-100 nm regime

Cited by 9 publications

References 16 publications

RF-Noise Modeling in Advanced CMOS Technologies

RF-Noise Modeling in Advanced CMOS Technologies

Semi-classical noise investigation for sub-40nm metal-oxide-semiconductor field-effect transistors

Nanoscale RF CMOS transceiver design

Contact Info

Product

Resources

About