Processing of InP MIS devices monitored via photoluminescence measurements

Effective Surface Passivation of InP Nanowires by Atomic-Layer-Deposited Al2O3 with POx Interlayer

“…As mentioned earlier, the InP surface is known to be unstable at elevated temperatures, undergoing P-desorption and associated electrical degradation at temperatures above at least 200 °C. [18][19][20]62 In fact, time-resolved PL measurements, which are extremely sensitive to surface quality, show that the onset of electrical degradation occurs already between 100 and 150 °C for "bare" (native oxide only) nanowire and planar InP surfaces, as shown in Figure 5 for such samples annealed at various temperatures for 1 min in N 2 . In contrast, the PL lifetime of PO x /Al 2 O 3passivated samples was initially lower but was observed to increase with annealing temperature between 100 and 300 °C, reaching values significantly higher (up to 6.5 ns) than those of the unannealed, unpassivated samples.…”

“…However, this level of passivation is still limiting for many devices, and the native surface displays poor thermal stability. 18 − 20 More critically, this native surface passivation is generally not maintained following the deposition of standard dielectric layers (e.g., SiO 2 or Al 2 O 3 ) on the InP surface, 18 , 19 as required for the fabrication of many types of devices. More recent attempts to passivate InP nanowire surfaces have encountered similar difficulties.…”

“…It was early recognized that (in contrast to GaAs) the native InP surface exhibits a relatively low surface recombination velocity (on the order of ∼10 2 –10 4 cm/s depending on dopant concentration − ), and this is frequently cited as an advantage for device applications. However, this level of passivation is still limiting for many devices, and the native surface displays poor thermal stability. − More critically, this native surface passivation is generally not maintained following the deposition of standard dielectric layers (e.g., SiO 2 or Al 2 O 3 ) on the InP surface, , as required for the fabrication of many types of devices. More recent attempts to passivate InP nanowire surfaces have encountered similar difficulties.…”

Passivation des semiconducteurs III-V

“…La distribution des états électroniques d'interface présente également un profil en U avec un minimum de densité pouvant être réduit à environ 1012 cm-2 eV -1 et situé 0,2-0,3 eV sous la bande de conduction qui est accessible au ionique) subi par la surface dans le cas de InP et peut présenter des variations de plusieurs ordres de grandeur [4, 5,6,7,8], alors qu'elle reste pratiquement inchangée et faible (sauf pour des traitements chimiques spécifiques dont nous reparlerons dans le paragraphe 6) dans le cas de GaAs. Bien qu'il n'existe pratiquement aucune donnée précise dans la littérature sur les mécanismes de InP par le groupe III-V de l'Ecole Centrale de Lyon en observant sur des structures MIS, une intensité de photoluminescence décroissant en fonction de la densité d'états d'interface (mesurée sur ces mêmes structures par techniques capacitives) [ 10,11 ]. 4.…”

Etude des structures MIS sur InP réalisées avec une double couche anodique

“…Des études récentes ayant montré [11] qu'il y avait une corrélation entre l'intensité de la photoluminescence intégrée et la densité d'états d'interface nous avons mesuré cette intensité pendant la croissance de l'oxyde interfacial. La mesure est faite par réflexion directement dans la cellule d'oxydation.…”