One of the prerequisites for formal verification of logic controllers using modelchecking is the formalization of properties to verify. The work presented in this paper proposes a method to elaborate the formal properties of a logic controller from a Fault Tree Analysis (FTA). The method developed here extends the traditional FTA with event ordering and timed information by introducing specific gates which model logic and physical time constraints. The behavior of these gates is then formalized in the form of state automata; formal properties are derived from the set of automata obtained at the end of FTA. A simple case study exemplifies the method.

Introdução: No decorrer dos anos, a expressiva mudança em todos os níveis da sociedade passou a obrigar o ser humano a ter a capacidade de adaptação física, mental e social, e, consequentemente, os estudantes de graduação vivenciam esse cotidiano diariamente, tornando-se vulneráveis a diversos fatores estressores, podendo assim, desencadear desequilíbrios na sua saúde mental. Objetivo: O ingresso á universidade pode apresentar uma situação ameaçadora, visto que é uma fase adaptativa em que o jovem adulto terá mais responsabilidades, podendo se tornar mais ansioso e depressivo. Em vista disso, objetivo deste estudo é discutir os fatores estressores que acometem muitos estudantes da graduação, e, a partir disso, propor medidas preventivas. Metodologia: Trata-se de um estudo realizado através de pesquisa documental por meio de Revisão Integrativa de Literatura, considerando como fonte artigos científicos que atestam a proposta desta pesquisa. Como critérios de inclusão, foram selecionadas publicações no idioma em português e inglês, com textos na íntegra e acessível gratuitamente nas bases de dados, no período de 2012 a 2018. Os critérios de exclusão foram textos indisponíveis, duplicados nas bases de dados e que não atendiam o objetivo do presente estudo. Resultados e discussão: Após leituras e releituras dos artigos e com base nas análises dos pesquisadores investigados, foi possível elencar dados numéricos positivos que revelam o sofrimento emocional dos graduandos da saúde. As principais evidências encontradas foram o uso de questionários próprios de saúde mental, os quais norteavam e davam ênfase nas resoluções dos artigos. Conclusão: Analisando as evidências podemos constatara vulnerabilidade e fatores estressores que desenvolve inúmeros desequilíbrios psíquicos emocionais nos estudantes universitários, podendo se aplicar a medidas estratégicas que previnam doenças e promovam a saúde mental desses estudantes.

Fault Tree Analysis (FTA) is a technique widely used for fault forecasting of physical systems. Although FTA is considered a well established safety analysis technique, paradoxically classical Fault Trees include only random faults. However, in modern automated systems, undesirable events arise not only from random hardware faults but also from defects in the logic of software controllers that control the physical system. Faults generated by these software controllers are systematic faults caused by coding errors or misinterpretations of control requirements. This paper proposes an extension to the basic Fault Trees construction process which takes into account this category of faults and advocates the use of dynamic and temporal gates to model it.

This paper proposes a method enabling to state formal properties of a logic controller, a prerequisite for formal verification using model-checking, from a fault-tree analysis taking into account both the controlled process and the controller. Invariants, untimed and timed properties are considered and illustrated thanks to an example. The aim of this method is to ease formal properties design and to bridge the gap between fault forecasting and fault removal for automated systems.

Fault Tree Analysis (FTA) is a technique widely used for fault forecasting of physical systems. Although FTA is considered a well established safety analysis technique, paradoxically classical Fault Trees include only random faults. However, in modern automated systems, undesirable events arise not only from random hardware faults but also from defects in the logic of software controllers that control the physical system. Faults generated by these software controllers are systematic faults caused by coding errors or misinterpretations of control requirements. This paper proposes an extension to the basic Fault Trees construction process which takes into account this category of faults and advocates the use of dynamic and temporal gates to model it.